设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 帮忙分析一个TIE_LOW电路
12
返回列表 发新帖
楼主: 海绵

[求助] 帮忙分析一个TIE_LOW电路

[复制链接]
发表于 2022-3-17 16:34:07 | 显示全部楼层


   
老尤皮 发表于 2022-3-16 18:19
没有P0，则HI不一定是高电平，如果HI是低电平，N1不导通，LO不一定是低电平，P1也可能不导通，HI没有到VD ...


oo, 谢谢~看明白了，那是个positive feedback，没办法来确定电压的
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 19:58 , Processed in 0.012208 second(s), 2 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表