两级运放过冲优化问题

cc95228

如图所示两级运放，反相端与输出相接，输入加阶跃，发现若干现象想请教一下原因：
1. 阶跃幅度为50mV时，过冲有15mV。但阶跃幅度为400mV时，过冲有150mV。为何阶跃幅度越大，过冲越大？
2. 为何增加M5的电流，会恶化过冲？
3. 为何增加M7的电流，会极大的减轻过冲现象？  （但增加M6的宽长比，过冲会稍微恶化一点）

以上实验实验相位裕度均控制在80°以上，Cc与CL均为1pF，GBW在40M~50MHz（改变M5电流），过冲波形大致如下图所示。


恳请指教，不胜感激~

gaojun927

进入非线性状态了，所以小信号分析失灵。具体来说上升的时候靠M7上拉，但是M7电流有限，还要从电容去M4，就有slew了。slew使得整个环路的反馈失灵，有了一定的延迟，自然就有了过冲。等slew结束，反向建立，所以你看上面的波形反过来看是很好的阶跃响应曲线。

cc95228

   

gaojun927 发表于 2022-3-6 15:21
进入非线性状态了，所以小信号分析失灵。具体来说上升的时候靠M7上拉，但是M7电流有限，还要从电容去M4，就 ...

感谢回复~ 请问您说的“还要从电容去M4”是什么意思呀。

tStone

波特图打出来看一下，PM在80以上还有过充，猜测是Gain Margin不够，是不是产生共轭极点了？

magicdog

老弟，看下slew rate，你给的这个激励的dv/dt有点大了