八相时钟产生电路仿真问题

选手实力非凡 · 发表于 2022-3-3 20:06:22

您需要登录才可以下载或查看，没有账号？注册

×

最近在仿一个八相非交叠时钟产生电路，电路结构如下：

基本的D触发器由反相器和传输门组成，基本电路搭好了，但是仿真时发现要是不给触发器加任何初始激励，每一路输出就一直保持一个固定的电平，请问是否应该加一定的初始激励，还是电路会因为小的扰动而自行触发？

frj8848 · 发表于 2022-3-3 20:21:20

请问这个电路来自啥文献，能否共享一下呢？

选手实力非凡 · 发表于 2022-3-3 21:02:56

一篇关于N-path filter很不错的论文

frj8848 · 发表于 2022-3-4 08:55:49

选手实力非凡发表于 2022-3-3 21:02
一篇关于N-path filter很不错的论文

谢谢

jamesccp · 发表于 2022-3-4 17:13:54

把dff序列通过 R/S 初始为 01010101

lipenghbu · 发表于 2022-3-11 18:15:28

学习了，谢谢！

选手实力非凡 · 发表于 2022-3-26 17:01:32

jamesccp 发表于 2022-3-4 17:13
把dff序列通过 R/S 初始为 01010101

想请教下如在cadence里面如何初始化成这样一个状态

账号		自动登录	找回密码
密码			注册

[求助] 八相时钟产生电路仿真问题