在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: genghis

[资料] 【下载】SystemVerilog专辑

[复制链接]
发表于 2009-10-13 13:53:44 | 显示全部楼层
顶起、顶起
发表于 2009-10-13 13:55:43 | 显示全部楼层
好书好书
发表于 2009-10-13 15:25:56 | 显示全部楼层
顶起好东东
发表于 2009-10-13 16:56:38 | 显示全部楼层
谢谢楼主啊
发表于 2009-10-13 18:16:22 | 显示全部楼层
great
发表于 2009-10-13 20:31:33 | 显示全部楼层
xie xie le
发表于 2009-10-13 21:55:58 | 显示全部楼层
想学习。。。。。。。
发表于 2009-10-13 23:37:51 | 显示全部楼层
Assertion-Based Verification
这个只有14页 ,也拿来骗人
发表于 2009-10-13 23:43:57 | 显示全部楼层
还有这个《SystemVerilog Assertion Handbook》
还敢说有三分之一,只有33页, 十分之一还差不多
楼主太不厚道了
 楼主| 发表于 2009-10-14 12:09:07 | 显示全部楼层


只用页数来衡量?
这是你专业知识方面的能力问题。如果你是年轻工程师或学生,还是低调点比较好。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-12 12:08 , Processed in 0.022721 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表