SigmaDelta-ADC中，PGA后面需要额外的Buffer驱动采样电路吗？

luminedinburgh

如题，如果信号源f(vin)=10K， PGA的，带宽做到100K，这个速度足够信号源通过；
但是ADC采样电路S/H频率是2MHz，采样电容需要反复充放电在G*vin+/G*vin-之间切换，显然PGA无法让采样电容完全settle，那么我需要额外的Buffer驱动么？还是有什么新理解？

jiaoda

从原理上来说确实是如此，但是就这就存在一个问题，如果带宽做太大，噪声就无法满足，毕竟积分带宽大了，所以我也在疑问这个问题，mark下，求大神解答

nanke

没做过pga和adc，只接触过adc input buffer。
按我的理解buffer的输出信号可分两部分考虑，
（1）输入信号同频的有用信号，幅度固定；（2）采样开关开启带来的跌落，其幅度可以人为改变。
输入信号频率较低，（1）就不用特别考虑
采样时间较短时，为减小最终的建立误差，除了加大带宽和slew rate提高速度外，还可以增大电容减小初始阶跃的幅度。
极端情况下，电容足够大时，带宽和slew rate只需满足输入信号频率要求就可以了。
大电容也可以起到滤波，减小前级信号中干扰和噪声的作用。

nanke

nanke 发表于 2022-2-25 09:47
没做过pga和adc，只接触过adc input buffer。
按我的理解buffer的输出信号可分两部分考虑，
（1）输入信号 ...

响应不仅仅取决于带宽，增大带宽有可能反而会让最终的建立误差变大。

luminedinburgh

nanke 发表于 2022-2-25 09:47
没做过pga和adc，只接触过adc input buffer。
按我的理解buffer的输出信号可分两部分考虑，
（1）输入信号 ...

谢谢，
1）增大带宽反而会导致瞬态响应变慢的理解：多级运放内部存在GBW以内的零极点对，或者偏置电路/共模反馈/gainBoost等小环路...不稳导致的，在增大GBW的同时保证以上问题，瞬态应该不会变慢的。
2）想问一下您做的Input Buffer是用在什么ADC中呢，速度和精度大概是？感谢！

YZX408

从方案简化角度来说，还是希望你PGA能够直接驱动后级的采样网路。不仅实现了增益调节，也对DTSDM的采样做了驱动。但这就要求PGA级有高增益又有大带宽。

lnq1993

可以加上pre-charge buffer，ph1分成ph1c和ph1f，不增加noise

luminedinburgh

lnq1993 发表于 2022-2-28 00:31
可以加上pre-charge buffer，ph1分成ph1c和ph1f，不增加noise

谢谢谢谢！想问问您这个pre-charge buffer有论文推荐吗？

风也信子

一般做法是做在一起的。PGA作用是放大，附带需求是低噪，Buffer作用是驱动DT，需要快速响应，噪声在高增益下可忽略，低增益下也许会贡献一些；低噪和快速响应是兼容的：比如，低噪要求input pair的gm要大，自然带宽也上去了。当然buffer可以选用非常规结构，面积小功耗低比如说super source follower，但没法做高THD，都选用sdm了THD还是有一定要求的对吧
至于担心带宽高积分噪声大，这个要从整个信号链来考虑。奈奎斯特ADC采样时会把input全频带的噪声混叠进0~Fs/2，带宽高积分噪声大指的是这种情况。但sdm是有过采样的，信号带宽0~bw（bw<<Fs/2），bw~Fs/2这段的噪声将被decimation filter滤掉，当然也存在混叠，N*Fs±bw带的噪声会混入0~bw，这个时候需要AAF上场了，只需保证N*Fs±bw处有满足需要的衰减就行了
总结就是：一般将PGA和Buffer做一起，在SDM应用中，只需考虑信号带内积分噪声，高带宽不会引入高噪声

luminedinburgh

风也信子 发表于 2022-3-8 10:37
一般做法是做在一起的。PGA作用是放大，附带需求是低噪，Buffer作用是驱动DT，需要快速响应，噪声在高增益 ...

感谢！还有一点想继续请教您！
这个AAF一般就是简单的RC吧，是不是不会做成activ的，那SC采样电路需要的电荷基本是靠AAF的电容提供的：这个滤波器除了抗混叠，也附带了驱动的功能（或者叫滤除了sampling导致的glitch），这个电容会非常大，15年前的TI/ADI/CirrusLogic都需要片外10nF的电容，这时候您是怎么理解PGA的速度与这个AAF的电容呢？