如图IO cell内mos栅接了PAD，为什么没有esd问题

zybpt

请教各位前辈：
如图是厂家提供的标准 io cell里的电路，里面常规的nmos和pmos管的栅接到了DVDD（IO supply电源，有PAD由芯片外供电）。

我的疑问是，esd设计资料提到mos的栅是不能直接接PAD的，为什么厂家可以保证[esd测试没有问题(可过HBM 2kv)？我们后续在自己搭电路时，如何评判这种栅接PAD的esd效果？（图中DVDD和DVSS是PAD，其他port都是内部节点。栅接PAD的mos管与内部电路用到的器件一样，且尺寸都很小。

maomao198477

你可以 不用这么做

pretty_hh

标准结构用就好

gtfei

厂家的IP一般都是先silicon proven过的，才会上线发出来
对于你来说，保险起见，尽量不要栅极接PAD，可以用TIE-HIGH CELL或者小电阻上拉到电源
厂家的IO可控是因为他们会考虑POWER CELL和ESD泄放通路，而客户在使用时没有概念，不好设计，怕客户出错，就统一建议不要直接接电源或者PAD。  

zybpt

gtfei 发表于 2022-2-22 09:41
厂家的IP一般都是先silicon proven过的，才会上线发出来
对于你来说，保险起见，尽量不要栅极接PAD，可以用 ...

感谢您的答复，我这两天也查了厂家给的版图，还是没底，主要是没看出来厂家的设计上是如何规避了栅接PAD 的esd风险。版图上这些栅是直接连到周围的逻辑cell的电源tap上，而且距离io的bus line很近。我也和厂家沟通了这个事，他们反馈测试没问题。想了解下您的公司遇到这种问题，会自己改IO？还是会用厂家的结构(认可厂家的cell没有esd风险)？

gtfei

zybpt 发表于 2022-2-26 10:00
感谢您的答复，我这两天也查了厂家给的版图，还是没底，主要是没看出来厂家的设计上是如何规避了栅接PAD  ...

建议你们公司没有人做过IO/ESD的话   不要改动厂家提供的IO版图    可能引入不可控的latch up和ESD风险。