在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2020|回复: 6

[求助] 如何实现仿真数据的self check

[复制链接]
发表于 2022-1-12 09:55:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如何实现仿真数据与理论值的Self Check~
1- 在Verilog中是如何实现的?
2- 在VerilogAms中是如何实现的?
3- 在analog中是如何实现的?
发表于 2022-1-12 13:57:06 | 显示全部楼层
1 数字主要就是逻辑值比对
2 数模混合现在有wreal等,说白了还是一个额误差可接受范围
3 存模拟毕竟是连续信号的世界,还在处于野蛮的肉眼,或者特殊的数据分析,如fft等,淡然这些都会量化比对。。看未来。
发表于 2022-1-13 18:38:32 | 显示全部楼层
啥叫仿真数据?
 楼主| 发表于 2022-1-13 20:01:04 | 显示全部楼层




我指的仿真数据主要是指simulator跑完dc/tran/ac仿真后生成的waveform和data
发表于 2022-1-17 17:05:14 | 显示全部楼层


singerhaha 发表于 2022-1-13 20:01
我指的仿真数据主要是指simulator跑完dc/tran/ac仿真后生成的waveform和data


那理论值从哪来?
发表于 2022-1-28 13:43:21 | 显示全部楼层
verilog一般需要搭个行为级的model,对model和dut同时施加激励,然后和model的结果比。
发表于 2022-2-15 17:51:46 | 显示全部楼层
写一个参考模型
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 11:51 , Processed in 0.018835 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表