在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11597|回复: 20

[求助] 全差分运放仿真

[复制链接]
发表于 2022-1-8 00:25:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在设计全差分运算放大器时,在开环情况下频率特性曲线很正常,当用cmdmprobe模块仿真闭环的频率特性曲线时,仿真结果完全没有,增益相位均是两条水平线,这是怎么回事。
运算放大器时gain-boost结构,包括连续时间的CMFB,想咨询一下cmdmprobe这个模块的用法(怀疑自己连接有问题),四个端口分别连在什么位置。看有的人说连在输入输出端,有的人说连在CMFB之前
发表于 2022-1-8 10:13:28 | 显示全部楼层
可以看看这篇文章

eetop.cn_Loop Stability Analysis仿真步骤.pdf

1.55 MB, 下载次数: 351 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2022-1-8 10:51:34 | 显示全部楼层
谢谢LZ
发表于 2022-1-8 18:38:00 | 显示全部楼层
kanakn
发表于 2022-6-19 23:44:33 | 显示全部楼层


夹角鞋 发表于 2022-1-8 10:13
可以看看这篇文章


这篇文章里好像没有讲difftsbprobe在stb仿真里如何设置,我这么设置总是报错 image.png
发表于 2022-6-20 01:55:10 | 显示全部楼层
谢谢分享
发表于 2022-6-20 19:22:19 | 显示全部楼层


April1999 发表于 2022-6-19 23:44
这篇文章里好像没有讲difftsbprobe在stb仿真里如何设置,我这么设置总是报错
...


这个可能你得再找找资料了
发表于 2022-6-22 11:25:58 | 显示全部楼层


夹角鞋 发表于 2022-1-8 10:13
可以看看这篇文章


image.png
这个点断错位置了吧,这样输出电容的影响就忽略了吧
发表于 2022-7-2 09:40:17 | 显示全部楼层
thanks
发表于 2022-8-18 14:57:56 | 显示全部楼层
谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 03:44 , Processed in 0.023841 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表