在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1393|回复: 0

[求助] 关于功率芯片FT测试过程的问题

[复制链接]
发表于 2022-1-7 20:16:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大佬!
      想请假大家一个问题,功率类的芯片在FT测试过程中,由于芯片是放在socket里面进行测试的,与芯片实际在PCB板上的环境相差很大(例如:各个引脚的寄生电感、寄生电容等)。我目前遇到一个问题就是一款音频(boost+class D)在PCB板上测试输出功率能够带到很大,但是上到FT的测试环境之后就会很容易烧芯片,目前看起来应该是FT测试版和socket的寄生电感过大所引起的。目前这款芯片采用的是FCQFN的封装,boost输入输出端的电容也离芯片较远,不知道大家都是怎么来应对这种情况的,是在芯片设计的时候就加很大的寄生电感,还是在采用特殊的socket和FT PCB板设计呢,望各路大佬赐教,谢谢!!!


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 23:39 , Processed in 0.012357 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表