uvm 1.1 切换uvm1.2的代码修改

许晴125

在网上down了张强白皮书的代码（见附件），但是目前通用的都是uvm1.2的源代码，所以除了按照readme做一定的修改，还要改一下一些代码的写法，尤其是在seq中starting_phase。修改如图

关于uvm1.1d和uvm1.2源代码的差异，对用户可见的比较大的差异，就是seq中控制objection。
被x掉的两行是uvm1.1d的用法：
其中 starting_phase 是 sequence 中的一个变量，uvm_phase 类型。sequencer 自动将 phase 传给 req 变量的 starting_phase。
被对钩新增的是uvm1.2的用法，如果不做修改你会发现在time 0的时候就会结束仿真。

同时希望大家能给一些指点，从用户的角度来说，能感知到uvm1.1d和uvm1.2的差异还有哪些呢？

许晴125

求大佬指点

eaglezhang01

可以看看uvmcook，建议不要在seq raise objection，也有一个章节简单的终结1.2做的修改，印象中1.2的源代码的某个文件也详细列了修改点，其实修改的对user感知不会很大，factory1.1是全局变量，1.2不是了，这个是可能对user感知比较大的

许晴125

eaglezhang01 发表于 2022-1-5 22:51
可以看看uvmcook，建议不要在seq raise objection，也有一个章节简单的终结1.2做的修改，印象中1.2的源代码 ...

谢谢，大佬，等我研究一下，回头来补充

sfc19910705

sfc19910705

refer to DvCon2019 IEEE 1800.2 UVM - Changes Useful UVM Tricks & Techniques

许晴125

sfc19910705 发表于 2022-1-6 10:22
refer to DvCon2019 IEEE 1800.2 UVM - Changes Useful UVM Tricks & Techniques

谢谢！！！极大提升工作效率！

许晴125

sfc19910705 发表于 2022-1-6 10:20

求问大佬，这张截图是哪里来的？

sfc19910705

uvm_users_guide_1.2