在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2168|回复: 6

[求助] TSMC65nm工艺自动填Dummy后DRC报enclosed的错误

[复制链接]
发表于 2022-1-4 11:52:34 | 显示全部楼层 |阅读模式
100资产
使用台积电的提供的脚本生成dummy的gds文件后,stream in后再加入到原来的设计中,drc的时候报了成千上万个的enclose的错误,请问有谁知道什么原因怎么解决吗?就比如DPO.EN1 {@ Enclosed by chip edge >0.6 }
每一层dummy都会报这个错误,版图里面dummy到芯片边缘的距离量过了确实是大于0.6um,应该满足规则才对啊。
求解答



 楼主| 发表于 2022-1-5 15:23:15 | 显示全部楼层
找到原因了,pad未被识别成为芯片的边界,而prboundary在drc的时候是不起作用的,所以导致实际的芯片边界被识别为了dummy的边界,所以报错,换pad后解决
发表于 2022-1-4 14:12:52 | 显示全部楼层
你这里的 chip edge应该不是芯片边缘,而是经过逻辑运算后的chip或者叫bulk,你可以看看drc文件里的chip或bulk是由什么组成的
发表于 2022-1-4 16:27:01 | 显示全部楼层
stream in后再加入到原来的设计中  原点对准没?
 楼主| 发表于 2022-1-4 18:38:33 | 显示全部楼层
本帖最后由 1oveyy 于 2022-1-4 18:53 编辑


duanzy 发表于 2022-1-4 16:27
stream in后再加入到原来的设计中  原点对准没?


原点应该是对准了,我是让stream in的dummy中某一点的坐标和原来的设计的坐标一致来对准的。
drc的时候识别的边界是以我导入的dummy调用的instance的边界为准的,而不是我版图中画的prboundary或者整体版图的有图形区域外接矩形为准
 楼主| 发表于 2022-1-4 18:41:19 | 显示全部楼层
本帖最后由 1oveyy 于 2022-1-4 18:54 编辑


carter_jim 发表于 2022-1-4 14:12
你这里的 chip edge应该不是芯片边缘,而是经过逻辑运算后的chip或者叫bulk,你可以看看drc文件里的chip或b ...


我看报错的dummy都是边缘的一整圈小dummy,识别出来的边界是调用的dummy instance的边界,而不是我芯片prboundary或者有图形区域的外接矩形
就很疑惑
发表于 2022-1-4 19:17:23 | 显示全部楼层
drc rule中是否设置prboundary作为chip edge
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 16:42 , Processed in 0.017987 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表