纳米级&微米级，高精度版图layout工作注意事项本质区别都有哪些？

duanpeng

纳米级&微米级，高精度版图layout工作注意事项本质区别都有哪些？
目前我入行2年左右，也只经历过0.18,0.11,0.35等微米级别的版图工作，想咨询一下高精度纳米级别的版图同微米级的版图有没有啥本质区别呢？有前辈可以给与解答指导一下么？高精度纳米级别的版图有哪些需要特别注意的点？高精度匹配？闭环？严谨的隔离？
当前我经历过得微米级的，个人觉得最主要的区别就是并不是所有的device都是采用闭环来隔离的，很多时候就只是给了一个衬底接触就好了，最后总体一个回路的给了一个大的阱隔离而已。当然电位不同的另算，HV与LV的也是区别开来的，总说纳米级别的版图要求高，但是查阅了一些资料也并没有给出啥实质性的解答，毕竟版图工作还是有迹可循的嘛，还请大佬前辈们不吝赐教。。。。。。。。。。。。。。。。还有总图bus电源地线的规划?

gp595555768

二级效应、density、EM-IR，bump分布合理，数模做好隔离，AP（电源地）不得已压重要器件，也要压的均匀一些。和大工艺没啥本质上的区别（别像大工艺那样压面积就好）。drc clean远远大于plan和连线工作量。只要density、后仿、ant和EM-IR都过了，你就是画成一朵花都可以...

chenju2121

到了纳米级需要注意一个MOS管自发热的情况，尤其是PMU这种有大功率器件的区域或者是频率翻转较快的区域，版图布局时需要提前规划，注意散热，不然后期修EM会很难修。