在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2443|回复: 8

[求助] 三井工艺的NMOS

[复制链接]
发表于 2021-12-7 17:29:24 | 显示全部楼层 |阅读模式
1资产
请问,NMOS衬底接特殊电平时,layout需要给这个NMOS 使用三井工艺,是否必须增加一个deep nwell用于隔离Nwell和P sub? 如果需要deep nwell,那么这个deep nwell接什么电位? 是否可以悬空?  多谢。

发表于 2021-12-8 15:27:29 | 显示全部楼层
本帖最后由 litong717 于 2021-12-8 16:02 编辑

deep nwell一般接电源,deep nwell内部的pwell(tsmc称作RW)就可以接信号了,而且可以多个不同pwell被nwell隔开
发表于 2021-12-9 11:17:12 | 显示全部楼层
隔出来的psub NMOS衬底接特殊电平,DNW 就接电源就可以
发表于 2021-12-9 11:42:22 | 显示全部楼层
DNW 本身的作用就是用来隔离PSUB,NW本身就跟PSUB隔开了,同时DNW的电位接最高电位,保持反偏。
 楼主| 发表于 2022-3-18 14:36:02 | 显示全部楼层


石头遇见雪 发表于 2021-12-9 11:42
DNW 本身的作用就是用来隔离PSUB,NW本身就跟PSUB隔开了,同时DNW的电位接最高电位,保持反偏。
...


DNW确实是隔离作用,但是如何悬浮不接电位可以吗

发表于 2022-3-18 15:40:38 | 显示全部楼层
按照个人理解,你DNW电位浮空,就相当于你NWELL 电位浮空,存在不定态,会存在某一状态,PN结正偏,风险自己承担。同时,ERC check 也会出现问题.
 楼主| 发表于 2022-4-2 10:27:39 | 显示全部楼层


石头遇见雪 发表于 2022-3-18 15:40
按照个人理解,你DNW电位浮空,就相当于你NWELL 电位浮空,存在不定态,会存在某一状态,PN结正偏,风险自 ...


是的,我赞成您的看法。但是我DNW里的Psub如果始终接地,即使DNW悬空,也不至于让DNW电位为-Vt吧。  实际电路中,我确实看到过DNW悬空的情况。 所以就想搞明白DNW在什么情况下可以悬浮?谢谢
发表于 2022-4-2 11:16:37 | 显示全部楼层
这类情况不是从电学信号上去考虑,你从电路上去分析,我PSUB接地,永远没有比0更低的点位,电路功能上永远不会出问题。这类问题,我们一般是从其他方面考虑比如可靠性,良品率,ESD测试,latch up 测试。或者某种外部条件,导致你这里悬空的DNW比0 还低了。我们要去降低风险。而不是去承担这类风险,个人理解。DNW 建议是不能浮空,电路设计上有浮空的,你要提出来,让他们改,个人理解这个是错误的,不严谨的。
 楼主| 发表于 2022-4-2 11:43:31 | 显示全部楼层


石头遇见雪 发表于 2022-4-2 11:16
这类情况不是从电学信号上去考虑,你从电路上去分析,我PSUB接地,永远没有比0更低的点位,电路功能上永远 ...


好的,多谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 16:29 , Processed in 0.026305 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表