在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: feynmancgz

[原创] CMOS图像传感器系列 - 3 像素设计基础

[复制链接]
发表于 2024-3-27 14:07:25 | 显示全部楼层


zhouyang2018 发表于 2022-9-5 11:37
@feynmancgz
前辈
请教下


VTG,垂直转移栅

1710913727478-6f0bdd08-01dc-4b6c-bc05-6175091ec77b.jpg
发表于 2024-3-28 09:44:42 | 显示全部楼层


汪豪 发表于 2024-3-27 14:07
VTG,垂直转移栅


VTG 需要更高能的IMP和trench etch,所造成的损伤需要高温长时间的退后,对其他器件有影响,所以一般用于堆叠产品。

平面栅成本低工艺把控简单,主流产品都是修修改改不愿太激进。
发表于 2024-4-1 13:18:01 | 显示全部楼层
Very helpful, thanks
 楼主| 发表于 2024-4-3 16:00:53 | 显示全部楼层


feynmancgz 发表于 2021-12-6 09:16
CMOS图像传感器系列 - 1 图像传感器概述

CMOS图像传感器系列 - 2 一些必要预备知识


CMOS图像传感器专题 - 1 高动态范围(HDR)成像
发表于 2024-4-7 15:09:55 | 显示全部楼层


feynmancgz 发表于 2021-12-9 16:40
Q1 pinned-photodiode(PPD)来收集电子的,   那PPD有 SPICE MODEL ?
     这个一般没有model, 电路仿真PPD ...


“其实手机相机的成像效果很差的,只不过做了非常多的后处理,才看起来不错。”

有点好奇想请教一下:索尼、三星、豪威每缩小到一个像素尺寸都有发文章,0.56um~0.9um都有发,文章里面也列了一些主要指标。这些指标真实性如何?因为看起来还是很强的。
发表于 2024-6-6 14:17:44 | 显示全部楼层
xuexi。。。
发表于 2024-6-25 18:29:58 | 显示全部楼层
期待大佬对CIS ADC电路的讲解
发表于 2024-8-29 11:44:26 | 显示全部楼层
这个写得不错。
对了,3T像素主流最近好像是基于4T省掉SEL管。
这种架构可以讲讲吗。
发表于 2024-9-3 08:56:26 | 显示全部楼层
请问前辈可以设计成这样吗,就是一个像素配很多模拟存储单元,然后曝光很长时间,然后依次采样电压信号到存储单元,最后再依次读出呢
发表于 2024-10-14 13:27:43 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 14:25 , Processed in 0.021978 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表