设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 好东西-System level STA methodology with DDR

1 2 3 456 7 8 / 8 页下一页

返回列表发新帖

楼主: gob2000

好东西-System level STA methodology with DDR

发表于 2010-5-17 09:47:28 | 显示全部楼层

不知道好不好

回复支持反对

使用道具举报

发表于 2010-7-21 13:36:44 | 显示全部楼层

Good learning materials

回复支持反对

使用道具举报

发表于 2010-10-12 16:08:59 | 显示全部楼层

下来看看

回复支持反对

使用道具举报

发表于 2011-1-13 16:11:00 | 显示全部楼层

的确是好东西

回复支持反对

使用道具举报

发表于 2011-1-15 05:38:24 | 显示全部楼层

不错不错

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-1-15 05:44:08 | 显示全部楼层

this paper is a very good paper on the timing issue of DDR interface..

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-3-2 22:07:46 | 显示全部楼层

来看看谢谢了。。。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-3-7 15:17:07 | 显示全部楼层

thanks a lot!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-6-6 10:34:07 | 显示全部楼层

no use at all

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-6-17 14:04:14 | 显示全部楼层

thanks !!

回复支持反对

使用道具举报

1 2 3 456 7 8 / 8 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-7 09:01 , Processed in 0.018062 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表