VDD为8~30V的ESD设计问题求助

酸奶加咖啡m · 发表于 2021-11-30 14:05:14

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在做一个产品，工厂没有提供esd，需要自己设计。外部的电压输入为8~30v，也就是说从输入pad（8~30v）中通过bandgap、ldo分成了3.3v去给内部其他模块、数字部分供电以及再接一个输出pad给外部的单片机去供电，所以实则芯片的VDD为3.3v，那么ESD power clamp除了3.3v需要设计之外，8~30v的外部输入也需要power clamp吗？还是说单纯当作输入pad，接二极管或者ggnmos去保护就可以？请老师们指教

Scott2885212 · 发表于 2021-12-22 22:54:12

8~30V的外部输入，使用Diode 或GGNMOS 去做ESD保护，肯定不合适，建议使用2个串联的NMOS 做ESD保护，Gate 的total width要大于300um,

酸奶加咖啡m · 发表于 2021-12-24 14:08:40

Scott2885212 发表于 2021-12-22 22:54
8~30V的外部输入，使用Diode 或GGNMOS 去做ESD保护，肯定不合适，建议使用2个串联的NMOS 做ESD保护，Gate ...

是nmos当作二极管的接法吗？

Scott2885212 · 发表于 2022-1-10 21:04:37

不是，是利用NMOS寄生的BJT

[求助] VDD为8~30V的ESD设计问题求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2