在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1366|回复: 2

[求助] CMOS组合逻辑电路的毛刺

[复制链接]
发表于 2021-11-27 20:12:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
CMOS组合逻辑电路输入电平反转时,输出电平还有毛刺该如何解决 `X1OV8J@4OMEL_~K(`K6V1R.png
发表于 2021-11-28 08:17:25 | 显示全部楼层
这就是标准的教课书上的竞争冒险。
 楼主| 发表于 2021-11-29 14:36:54 | 显示全部楼层


demonhunter 发表于 2021-11-28 08:17
这就是标准的教课书上的竞争冒险。


因为是独立的上拉网络和下拉网络组成的有比逻辑,结构不对称,所以不知道该怎没处理
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 06:28 , Processed in 0.017398 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表