SpiceIn时w/l/m读不进去

账户已登录

spicein.log中显示也是带进去，也没有额外的warning或者error，但实际产生的schematic中的device都还是default的w/l/m，请问有没有人遇到过类似的情况，谢谢

MarioZ

可能cellmap没写好

账户已登录

zhchang 发表于 2021-11-25 09:00
可能cellmap没写好

device map核对了几遍，spi文件中的w/l/m和pdk对应device的cdf中的w/l/m都是对得上的，从log看应该也认到了，可产生的schematic中显示却不对，q下去看属性也是不对

andy2000a

你这virtuoso cdl in 吗? ?? Mac 是否macro model 用 sub circuit ?   好像标准mos model  才能对 mossymbol , 如subcircuit 开头X  会对 方块 symbol 吗?  

MarioZ

账户已登录 发表于 2021-11-25 09:43
device map核对了几遍，spi文件中的w/l/m和pdk对应device的cdf中的w/l/m都是对得上的，从log看应该也认到 ...

看了下log好像是已经读进去了，spice in的时候有没有勾选“Trigger CDF parameters callback”这个呢。

或者管子属性Hard_constrain这一项取消勾选，再选中，看看参数会变不

只是个人猜测。

kaikanertan

spice in的时候有没有勾选“Trigger CDF parameters callback”这个呢。
我觉得这个可能性比较大。

账户已登录

andy2000a 发表于 2021-11-25 09:48
你这virtuoso cdl in 吗? ?? Mac 是否macro model 用 sub circuit ?   好像标准mos model  才能对 mossymbo ...

X开头的只有电阻，已经将fab 提供的source add文件加进去了，MOS不受此影响

账户已登录

kaikanertan 发表于 2021-11-25 13:17
spice in的时候有没有勾选“Trigger CDF parameters callback”这个呢。
我觉得这个可能性比较大。 ...

Trigger CDF parameters callback勾选了，schematic view中device中的”Hard_constrain“是勾上的，我转的是TSMC的IO lib，里面有的电阻确实存在违反约束的情况，我目前是手动修改的，但是mos并不存在违反约束的情况

账户已登录

zhchang 发表于 2021-11-25 10:11
看了下log好像是已经读进去了，spice in的时候有没有勾选“Trigger CDF parameters callback”这个呢。

...

Trigger CDF parameters callback勾选了，schematic view中device中的”Hard_constrain“是勾上的，我转的是TSMC的IO lib，里面有的电阻确实存在违反约束的情况，我目前是手动修改的，但是mos并不存在违反约束的情况

jzxiaochange

以前好像遇到过类似的，记得是把spice网表处理成cdl的格式，然后netlist language 选cdl spicein进去就正常了,想知道你们怎么解决的