双阱工艺 latchup问题

Le_garcon · 发表于 2021-11-22 10:13:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

有没有用过双阱工艺的呀，请问双阱工艺可不可以做这样负电压的电路：
以gnd和VSS为电源

这样的话可能会引起latchup，这个应该怎样解决呢
图里左侧是正常的正电压的电路，右侧的nwell里是前面说的负电压的电路，这样的话就会寄生一个npn三极管

不知道双阱工艺能不能这样做的，能的话这个latchup是怎么解决的呢

Le_garcon · 发表于 2021-11-22 14:12:31

自己顶一下

Le_garcon · 发表于 2021-11-22 19:38:42

没有人么

df542342 · 发表于 2021-11-23 16:29:42

方案感觉可行(最好少量管子处于负电压&小电流，否则很容易latchup)，但是寄生三极管很多，版图需要非常小心；
另外，放置latchup的角度上来说，2个NW离远一些，2个NW直接加大量的P tap；

Le_garcon · 发表于 2021-11-23 16:48:49

感谢感谢，负压下的管子电流大的话是不是很容易触发闩锁呀，我这个负电压下反相器的输入不是全电压摆幅的，会有比较大的电流，这是不是对于预防闩锁是不利的

Le_garcon · 发表于 2021-11-23 16:49:43

df542342 发表于 2021-11-23 16:29
方案感觉可行(最好少量管子处于负电压&小电流，否则很容易latchup)，但是寄生三极管很多，版图需要非常小心 ...

感谢感谢，负压下的管子电流大的话是不是很容易触发闩锁呀，我这个负电压下反相器的输入不是全电压摆幅的，会有比较大的电流，这是不是对于预防闩锁是不利的

df542342 · 发表于 2021-11-24 10:02:54

Le_garcon 发表于 2021-11-23 16:49

衬底电流容易导致寄生三极管导通(衬底电阻+衬底电流=》衬底压差)，更容易触发latchup；
一般常用的实际产品中会用衬底隔离的器件来做负压器件；用DNW&NBL组成一个隔离盆将整个负压区和正常电路分开，DNW&NBL接高电压；
你可以试试把负压区的NMOS单独放一个NW中，负压区的PMOS单独放另一个NW中，2个NW之间加地tap，
常压区&负压区通过NW-ring&p tap ring隔开，也能一定程度上减小lachup的风险；

Le_garcon · 发表于 2021-11-24 10:34:34

df542342 发表于 2021-11-24 10:02
衬底电流容易导致寄生三极管导通(衬底电阻+衬底电流=》衬底压差)，更容易触发latchup；
一般常用的实际产 ...

感谢感谢

[求助] 双阱工艺 latchup问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2