在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3213|回复: 10

[求助] 双阱工艺 latchup问题

[复制链接]
发表于 2021-11-22 10:13:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有没有用过双阱工艺的呀,请问双阱工艺可不可以做这样负电压的电路:
以gnd和VSS为电源
image.png
这样的话可能会引起latchup,这个应该怎样解决呢
图里左侧是正常的正电压的电路,右侧的nwell里是前面说的负电压的电路,这样的话就会寄生一个npn三极管

image.png
不知道双阱工艺能不能这样做的,能的话这个latchup是怎么解决的呢
image.png
 楼主| 发表于 2021-11-22 14:12:31 | 显示全部楼层
自己顶一下
 楼主| 发表于 2021-11-22 19:38:42 | 显示全部楼层
没有人么
发表于 2021-11-23 16:29:42 | 显示全部楼层
方案感觉可行(最好少量管子处于负电压&小电流,否则很容易latchup),但是寄生三极管很多,版图需要非常小心;
另外,放置latchup的角度上来说,2个NW离远一些,2个NW直接加大量的P tap;
 楼主| 发表于 2021-11-23 16:48:49 | 显示全部楼层
感谢感谢,负压下的管子电流大的话是不是 很容易触发闩锁呀,我这个负电压下反相器的输入不是全电压摆幅的,会有比较大的电流,这是不是对于预防闩锁是不利的
 楼主| 发表于 2021-11-23 16:49:43 | 显示全部楼层


df542342 发表于 2021-11-23 16:29
方案感觉可行(最好少量管子处于负电压&小电流,否则很容易latchup),但是寄生三极管很多,版图需要非常小心 ...


感谢感谢,负压下的管子电流大的话是不是 很容易触发闩锁呀,我这个负电压下反相器的输入不是全电压摆幅的,会有比较大的电流,这是不是对于预防闩锁是不利的

发表于 2021-11-24 10:02:54 | 显示全部楼层


衬底电流容易导致寄生三极管导通(衬底电阻+衬底电流=》衬底压差),更容易触发latchup;
一般常用的实际产品中会用衬底隔离的器件来做负压器件;用DNW&NBL组成一个隔离盆将整个负压区和正常电路分开,DNW&NBL接高电压;
你可以试试把负压区的NMOS单独放一个NW中,负压区的PMOS单独放另一个NW中,2个NW之间加地tap,
常压区&负压区通过NW-ring&p tap ring隔开,也能一定程度上减小lachup的风险;
 楼主| 发表于 2021-11-24 10:34:34 | 显示全部楼层


df542342 发表于 2021-11-24 10:02
衬底电流容易导致寄生三极管导通(衬底电阻+衬底电流=》衬底压差),更容易触发latchup;
一般常用的实际产 ...


感谢感谢
发表于 2024-5-23 00:09:30 | 显示全部楼层
学习一下
发表于 2024-8-16 13:52:34 | 显示全部楼层
学习学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:49 , Processed in 0.217127 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表