在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: FTFCE

[资料] Verilog高级数字系统设计技术与实例分析

[复制链接]
发表于 2021-12-3 21:22:16 | 显示全部楼层
感谢分享
发表于 2021-12-4 07:42:41 | 显示全部楼层
下不了。
 楼主| 发表于 2021-12-5 19:37:32 | 显示全部楼层


没问题啊,可以下的
发表于 2021-12-10 01:52:06 | 显示全部楼层
必须严重支持。感谢楼主。
发表于 2021-12-10 15:54:46 | 显示全部楼层
谢谢分享
发表于 2021-12-17 11:36:11 | 显示全部楼层
感謝樓主分享
发表于 2021-12-21 09:39:51 | 显示全部楼层
数字系统设计与Verilog HDL
发表于 2021-12-21 14:54:25 | 显示全部楼层
谢谢分享
发表于 2021-12-25 16:07:53 | 显示全部楼层
好贴子,顶一下
发表于 2021-12-25 17:38:06 | 显示全部楼层
好资料,谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 07:59 , Processed in 0.041050 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表