在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: FTFCE

[资料] Verilog高级数字系统设计技术与实例分析

[复制链接]
发表于 2024-4-9 08:44:10 | 显示全部楼层
谢谢分享
发表于 2024-4-9 16:50:56 | 显示全部楼层
6666666
发表于 2024-4-10 09:21:21 | 显示全部楼层
谢谢,我收藏了
发表于 2024-4-10 15:16:51 | 显示全部楼层

谢谢分享
发表于 2024-8-30 16:23:55 | 显示全部楼层
为啥不能正常解压,说有错误
发表于 2024-9-2 15:25:01 | 显示全部楼层
感谢分享!!!
发表于 2024-9-2 15:39:24 | 显示全部楼层
Thanks for sharing
发表于 2024-9-2 15:41:37 | 显示全部楼层
作者对serdes里数字电路很熟悉
发表于 2024-9-6 21:05:46 | 显示全部楼层
thak you very much
发表于 2024-9-9 08:47:00 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-15 18:01 , Processed in 0.022654 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表