采样开关下极板采样

vbstar

对于下极板采样进行性能测试，模拟下极板采样过程，对采样阶段上极板接vcm，下极板接vin，保持阶段上极板先断开，下极板切换到地
进行fft变化，得到频谱图，输入信号8.3k，采样率1M，fs=fin*m/N。m=17
对于上极板是采用传输门进行充电，得到精度不够，将上极板的开关转换为理想开关，则得到16b的enob。
上极板开关如图：在采样阶段，左侧的传输门打开，同时通过一个传输门将vxn和vxp连接，保持阶段右侧传输门打开，接到比较器。理想开关工作模式与之相同。
想请问一下，是什么原因导致的精度下降呢？

mr_lin

老哥请问这个问题i你解决了吗？我在仿真时也发现了采样阶段上极板复位管导致精度下降的问题。求助。

icdane

Charge injection, clock feedthrough, bandwith, not complete reset....

mr_lin

icdane 发表于 2023-7-15 08:14
Charge injection, clock feedthrough, bandwith, not complete reset....

感觉应该是复位精度的问题。复位管的导通电阻不够，导致采样结束时DAC上极板上的电压不是准确的Vcm。
但是通过增大复位管尺寸貌似会因为电荷注入的原因而导致采样精度下降。
这似乎陷入了一个折衷，过大的复位管和过小的复位管都不行，而目前仿真出来的最优尺寸对应的最佳精度略有不足，请问这种情况下有没有什么好的解决方法呢？（希望在500k的采样率下达到18bit以上的ENOR）

                               
登录/注册后可看大图

mr_lin

icdane 发表于 2023-7-15 08:14
Charge injection, clock feedthrough, bandwith, not complete reset....

应该是复位管复位精度的问题。相比于理想开关，实际NMOS开关的复位管在采样结束时无法把上极板电压完全拉到Vcm。
但是若增大复位管的尺寸，可能是电荷注入等原因导致采样精度也会下降。这似乎不可避免存在折衷，过大和过小的复位管尺寸都不行。
目前仿真得到的最佳采样精度跟我的实际需求还有点差距（500k下ENOR达到18bit以上），请问有没有什么其他的方法解决这个问题呢？

mr_lin

icdane 发表于 2023-7-15 08:14
Charge injection, clock feedthrough, bandwith, not complete reset....

                               
登录/注册后可看大图

mr_lin

icdane 发表于 2023-7-15 08:14
Charge injection, clock feedthrough, bandwith, not complete reset....

仅仅将复位NMOS管换为理想开关，其他开始均使用实际开关时，上极板采样精度能达到21bit以上。

rica

mr_lin 发表于 2023-7-15 15:00
仅仅将复位NMOS管换为理想开关，其他开始均使用实际开关时，上极板采样精度能达到21bit以上。
...

前辈您好，请问您的问题解决了吗，我遇到了同样的问题

dzy-icdesign

rica 发表于 2024-3-31 19:15
前辈您好，请问您的问题解决了吗，我遇到了同样的问题

怎么样了

rica

dzy-icdesign 发表于 2024-5-5 21:28
怎么样了

您好，我的问题已解决，不过看来与这篇帖子的问题所在应该不太一样。我的问题及解决方法您可以参考下我的帖子：
https://bbs.eetop.cn/forum.php?m ... ;page=2#pid11180890