马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
本帖最后由 jokerxb 于 2022-1-26 11:02 编辑
2022,1,26更新：
祝大家小年快乐哈，真没想到帖子会有人看，网站上看确实很不方便，
我已上传附件笔记电子版，感兴趣的话可以直接去下载，谢谢。
.......................................................................................................................
本篇是模拟集成电路基础的第四篇：已更新
1 模拟学习之始
2 偏置电路基础
3 BGR的理论基础
因为保存点成发布而错发的的一小部分： 模拟IC之时域和频域
本次更新： 4 运放的理论基础
目录如下：
一、电分基础复习
1.1 电路元件和电阻电路的分析
1.2 动态电路的时域分析
1.3 动态电路的相位分析和S域分析
二、频率分析基础
2.1 引子
2.2 简介零点和极点
2.3 无源RC传递函数的计算
2.3.1 一阶RC电路：
2.3.2 二阶RC电路
三、放大器的三个基本砖块——三种单极放大器 3.1 概述 3.2 CS放大器 3.3 CG放大器 3.4 CD放大器 3.5 对放大器工作点的分类 四、组合放大器（简单介绍） 五、 Push-pull 放大器（简单介绍） 六、差分放大器基础 6.1 两种基本结构 6.2 差分对管的特性曲线 6.3 差分的几个重要参数 6.3.1 非线性误差N 6.3.2 摆率SR 6.3.3 失调电压Vos 七、 运放 7.1概述 7.2 紧接第六章差分，给出一些改进的例子（简单的介绍） 7.2.1 改进类型简述 7.2.2 高增益差分输入级 （1）套筒式Cascode差分输入 （2）折叠式Cascode差分输入 7.2.3 classAB差分输入级
7.2.4 全差分输入级 7.2.5宽线性范围差分输入级（简单介绍） 八、运放的设计和频率补偿 8.1 运放设计的思路（以两级运放为例） 8.2 结构的选取 8.3 参数的确定 8.3.2确定MOS管的 W/L（静态设计） 8.3.3 设计补偿电容Cm （动态设计） 8.3.3.1 概述 8.3.3.2 环路增益T 8.3.3.3 相位裕度PM和增益裕度GM 8.3.3.4 绝对收敛和实用收敛（相对收敛） 8.3.3.5 从OL到CL（用开环设计闭环） 8.3.3.6 从CL到OL（用闭环设计开环） 8.4 小结
声明：本帖很长很长，说是帖子，实际是我的学习笔记，很多东西比如公式和图都是手写的，帖子的格式很随意，本质的目的是帮助本人构建知识体系，方便查漏补缺，如果不能接受本人字迹，还请退出，请见谅。
一、电分基础复习 想简单的提一下，《电路分析基础》应该是很多人大一就开始接触电路的第一门课，总共内容分为 1.1 电路元件和电阻电路的分析 器件的介绍： 电阻元件：表示消耗电能的元件 电感元件：表示产生磁场，储存磁场能量的元件 电容元件：表示产生电场，储存电场能量的元件 电源元件：表示各种将其它形式的能量转变成电能的元件 电路中的主要物理量有电压、电流、电荷、磁链、能量、电功率等。在线性电路分析中人们主要关心的物理量是电流、电压和功率。 电流：是单位时间内通过导体横截面的电荷量 电压：单位正电荷q 从电路中一点移至另一点时电场力做功（W）的大小 功率：单位时间内电场力所做的功。 线性电容：任何时刻，电容元件极板上的电荷q与电压 u 成正比
线性电感：任何时刻，通过电感元件的电流i与其磁链φ 成正比 之后就算基尔霍夫定律 KCL KVL，其他就应该只有叠加定理、戴维南等效和诺顿等效重要一点。
1.2 动态电路的时域分析 这一节主要就是零输入和零状态响应，忘记了也没啥关系也用不到 主要说一下这部分干了啥事：看下面一个最简单的一个RC低通电路 图1-1 RC低通电路
列公式：
这章主要就是讲这些微分方程的计算，得出传递关系，可以看到，就算是这么一个简单的电路都要求微分方程，可想而知在复杂一点的电路，2阶甚至3阶的微分方程有多难求，造成这种情况的根本原因还是因为电容和电感是记忆元件，它的电压和电流不仅和当前的输入有关，还和之前的输入有关，为了将复杂问题简单化，我们可以进行傅里叶变换、拉普拉斯变换，直接在频域对电路进行分析，这样会非常简单的求出电路的传递函数，在逆变换一下就能知道在时域的传递函数（关于时域和频率不太清楚的话可以看一下我上一个帖子：模拟IC之时域和频域） 1.3 动态电路的相位分析和S域分析 接上面的（2），将电路放在频域进行分析，上面的低通电路拉普拉斯变换一下得出：
下面把一些典型的拉氏变换列出来，有时间的话最好背一下了，确实都是很常用的变换，在射频做一些分析或者电路频响时都用的到： 总结：电分的主线就算从最基本的电路器件介绍到电阻电路的分析——动态时域——动态频域，重点放在动态频域上。
二、频率分析基础 2.1 引子 来看一个最简单的分压电路： 图1-1 最简单的分压电路 很容易得到这个电路的传递函数： 传递函数反应了电路的结构，也是我们需要设计的地方，如果把R3，换成电容变成了低通电路，那么在时域对电路进行分析会变得很难，需要解微分方程，这个在第一章电分复习也说了，本质原因是因为电容记忆元件，而电阻不是（时域和频域的电阻相等），所以我们先通过频域分析得出传递函数，之后根据输入的激励进行拉普拉斯反变换求出时域的Vo(t)
2.2 简介零点和极点 对于任意一个电路，它的传递函数可以表示为： H0是电路系统的低频直流增益 分子Vo(S)=0，即S=-z为电路的零点,S=jω，量纲是频率，所以z是零点频率 同理分母Vin(S)=0,即S=-p 为电路存在的极点, 量纲也是频率，其实P就等于1/RC，时间常数的倒数，极点会使即使输入Vin=0，依然还有输出，即无输入时有输出；Vout=∞ 极点只有在LHP平面系统才是稳定收敛了，在RHP平面系统会振荡发散，通过极点和零点可以得到电路的一些特性，通过计算极点和零点可能快速的得到电路的传递函数。
2.3 无源RC传递函数的计算 介绍无源RC传递函数的计算为有源RC打基础，首先一个无源RC可以表示成一下形式：
根据零点和极点定义：可知只要Z1无穷大或者Z2等于0就能产生零点，我们把阻抗无穷大和阻抗等于0跟时域中CL串并联谐振联系起来，比如CL串联谐振导纳为∞，电抗为0；CL并联谐振导纳为0，电抗为∞； RC网络构成的串联并联肯定是无谐振这一说法的，R是耗能元件，C是储能元件，这两个组和不可能振荡，只是RC在频域中串联g=∞,并联g=0,在这说的RC串并联谐振是借用LC串并联谐振的说法（等效），方便极点或零点频率求解，即s域的串并联谐振(频率)并不等同于时域的串并联谐振(频率) 好了，现在我们根据定义可以知道： 输出臂串联谐振(r=0)决定零点位置 输入臂并联谐振(i=0)决定零点位置 输入输出臂并联谐振(r=¥)决定极点位置 我们来看几个电路就知道是咋回事了： 2.3.1 一阶RC电路： 第一个：
注意VFB是反馈电压，所以Vo为输入，VFB为输出，很明显输入臂只有R5，输出臂没有串联谐振，所以电路没有零点，输入臂输出臂并联，有一个极点： 算低频增益把电容去掉，很容易得出H0为 ： 故上面电路传递函数为G(S)： 当然：硬算也得可以的，不过这样有点难算： 第二个： 很明显输入臂并联谐振，输出臂没有谐振共一个零点： 一个极点： 第三个： 第四个 第五个 第六个 2.3.2 二阶RC电路 （输入臂和输出臂是异性的，比如输入臂串联谐振和输出臂并联谐振，或者输入臂并联谐振和输出臂串联谐振，这样输入臂和输出臂并联时两个电容不能合并，必有两个极点） 第一个 第二个 无源RC电路因为输入包括在输出中，是分压形式，所以传输增益肯定是<1的，要构成放大，需要用有源RC,采用闭环结构，开环输出，下面利用虚短虚断算出G（S） OK.进入主题，上面只是简单对频率的一些基础知识，之后会结合放大器详细的写。
三、放大器的三个基本砖块——三种单极放大器 3.1 概述 首先对于放大电路肯定需要： 1 至少有三端的有源器件（BJT MOS 提供线性放大功能) 2 需要偏置来提供静态工作点，放大管工作的模式取决于提供的偏置电流Ibias, 所以简单的说放大电路结构=放大管+负载 Ok知道了这个我们来分析电路了 最简单的放大电路肯定是1个放大管+一个负载（我简称1M1R) MOS管有三个端口，根据信号的输入输出关系又有三种放大器 这就是我们很熟悉的单管CS共源、CG共栅、CD共漏 图3.1 共源CS
对于简单的CS共源，从字面意思上就知道了信号的输入输出关系， 首先信号的输入回路和输出回路肯定都经过源极，所有叫共源， 栅极肯定不能做输出端，所以共源就是栅极输入，漏极输出。 对于G、S、D G 不能做输出 可以做输入 S 能做输出 能做输入 D 能做输出 不能做输入（改变漏极VGS根本就不变化，起不到控制作用） 如果没有限制就有2^3=8种放大电路，加了G、S、D输入与输出限制，明显就只有我们熟知的三种了 图3.2 共漏CD
把电阻移下来（这里是M2做电阻）、M1的漏端就是交流地，很明显就是共漏CD 图3.3 共栅CG
对于CG共栅，M1源极做输入，漏极输出，上面M2做电阻提供偏置，栅极肯定就是交流地了 接下来进行具体的分析
3.2 CS放大器 （电压反相放大） 图3.4 CS和小信号等效模型
来算增益，先画出小信号等效电路： 0-Vo=gmVgs(RL//ro) Av=-gm*(RL//ro) 电流流向是反向的，所以增益肯定有负号 我们定义等效负载RL,eff=(RL//ro),等效导纳gL.eff=gd+gL 所以Av=-gm*RL,eff=-gm/gL.eff (跨导/等效导纳) 显然，要提高Av，肯定要提高RL,eff，同时我们发现了电压放大的根源在于饱和区下VGS和VDS对输出电流控制的非对称性，也就是gm和gd对电流控制的非对称性，MOS处于饱和区能使这种非对称性达到最大，电压增益为跨导与输出总导纳之比。 用图解法说明一下增加RL,Av增大：
两点确定负载线：CS电路DS端短路：VDS=0时，IDS=VCC/R 电阻短路：VDS=VCC 画出直线：对于L1，从B点增大VGS到A,很明显A点对应的VDS1减小，所以CS是反向放大，有负号，增益AV=ΔVDS1/ΔVGS,从B点对应的VDS1的变化可以向左和向右，为了使波形不失真，B点对应的VDS1要是1/2VDD，也就是说输出V0的最大变化是1/2VDD，现在我们增大负载电阻，即L2，很明显从B点增大VGS到L2的D点，VDS2>VDS1，L2的增益Av大 这说明要增大Av,确实要增大负载电阻，但也不能无限增大R,为了保证输出范围，B点也是要往下降的，也就是要减小VGS,肯定不能减小到截止区了，同时我们也发现了缺点，原因是线性电阻是无源器件，直流电阻和交流电阻相等，AV公式使用的是交流电阻，提高负载电阻本质上是提高交流电阻，公式Av=-gm*RL,eff应该变成Av=-gm*rL,eff,我们提高了交流电阻，但是改变线性电阻的交流电阻时、直流电阻也变了，根本原因是线性电阻的交流电阻等于直流电阻，所以随着直流电阻的改变电路的静态工作点也变了，所以线性电阻负载的CS主要缺陷在于交流增益和静态偏置难以协调，我们需要改进，根本需求是改变器件的交流电阻而它的直流电阻不变，所以把电阻用有源器件MOS代替，改成改成有源负载的CS放大器。 图3.5 NMOS做负载的CS
我们保证M2处于饱和区，M2相当于一个恒流源，交流电阻r很大，直流电阻R=VDS/I近似不变，还是一个小电阻。上图是用NMOS做负载，我们发现输出Vo变化时M2 VGS变了，不是恒流源，下面看一下NMOS 二极管负载的CS 图3.6 NMOS 二极管负载的CS
这个结构也不行，因为MOS diode为交流低阻（1/gm），证明如下，图解法也能很容易看出斜率 通过改进，我们把负载换成换成PMOS，我们需要恒流源做负载的CS且不影响输出摆幅只能用PMOS 图3.6 PMOS做恒流源的CS
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image018.jpg file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image020.jpg 可以看到，PMOS恒流源做负载输出阻抗很大，对于放大管，如图中的VGS2变成VGS1，很小的VGS变化能引起很大的VDS变化，增益相对来说增加了许多。 对于MOS恒流源，复习一下几个参数： file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image022.jpg 来计算一下不同器件做负载的增益：
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image024.jpg file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image026.jpg Cadence用.13工艺仿真看一下：
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image028.jpg file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image030.jpg 对于恒流源做负载，增益54倍，确实只有五十多倍 并且要增大Av，除了增大输出阻抗，还能减小Δn，简单的说就是要降低IDS0,也就是实现电路的低功耗，电流低了，输出接电容的话，电容的充放电就快不起来，这也是为什么在以后复杂的放大电路中增益和速度是一组矛盾的性能，需要在两者之间取舍。
看一下源极带负载的CS file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image032.jpg 这没啥好说的，简单理解就算加了一个反馈 跨导为： file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image034.jpg 证明的话我在我上几个帖子(2 偏置电路j基础)证明过，感兴趣可以去看一下 上面说的都是低频增益，一般都会在输出端接一个电容，我们来分析一下CS的频响 file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image036.jpg 直接列出公式来看看： file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image038.jpg
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image040.jpg file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image042.jpg 很明显，电路 从一个稳态到另一个稳态要经历一个瞬态项，极点频率的大小决定了这个瞬态到稳态的速度， 如果输出没有接电容，那么增益就是Av，可以很短的时间内到达稳态，如果存在极点，且极点频率>0，是LHP极点且收敛，那么收敛速度取决于极点频率的大小，如果有两个或多个极点，很明显，收敛的速度会进一步下降，并且极点频率小的起主要作用，影响电路的频响和瞬态特性，我们定义频率最小的极点为主极点，其他为次极点，当极点频率p=gdT/C小于0时（电容不可能为负，只能有负阻，正反馈时形成负阻）为RHP极点，电路发散形成振荡。可以发现增益越大需要输出阻抗RL.eff越大，输出阻抗RL.eff越大极点频率越小，收敛需要的时间越长，很明显增益和速度是一堆矛盾，这在上面也提过。
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image044.jpg 3.3 CG放大器 （电压同相放大） 图3.7 CG和等效小信号
file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image046.jpg 观察结构和CS区别不大，对于CS:VGS=Vin 对于CG:VGS=-Vin，增益也应该差不多，但是Vin在S端明显会影响VDS,画出小信号图计算一下： file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image048.jpg 增益确实差不多，除了没了负号外，差不多增加了1/2，来看看输入电阻： file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image050.jpg 因为正常情况下CG输入电阻为低阻，去掉恒流源只剩M1，即rp=0,rin=1/gm，这时M1等效成二极管看进去输入电阻也是1/gm，所以上面的计算结果是正确的。 对于第三种情况，只有PMOS管形成cascode结构输入电阻才是高阻，但是对于输出电阻rp.eff//rn,来说对比正常的情况rp//rn最大也只能增加两倍，太不实用了，所以一般默认CG输入阻抗为低阻。 对于CG的频响，输出Pout约等于1/r0*Cout，输入Pin=1/rin*Cin,因为输入阻抗是低阻导致Pin>> out, Pout是主极点，对于CG我们更关心输出对电路特性的影响。 3.4、 CD放大器 (电压跟随器 电流缓冲器 输出电流较大 驱动小电阻)
图3.8 CD
先无脑小信号分析一波： file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image054.jpg 可以看到，CD的输出级在输入级内，因此增益是不可能大于1的，只能靠近1，输出电阻约等于1/gm，是一个小电阻，输出接电阻时如上计算所示，为了能够保证增益，gL是有上限的，不能太大。RL=1/gL有下限，为了尽可能的驱动较小的电阻，必须增大gm，公式如上，保证CD衰减至0.9Av以上，gm>10gL 驱动的负载和增益关系： file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image056.jpg 从反馈的角度思考一下这个问题： file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image058.jpg 因为闭环和开环都是相对的，意思是虚框里的电路对运放来说是闭环的，但是如果放在整个电路中就算相当于一个电路器件 file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image060.jpg file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image062.jpg 对于开环，输出阻抗约等于1/gm，是个小电阻也符合计算， 对于闭环，是电压负反馈，需要稳定电压，也就是电压信号源，对于电压源来说内阻肯定小，输出电阻是小的。从这个角度也说明了这个问题。
现在扩展一下，来说说放大器整个网络中反馈的作用： file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image064.jpg 设计好一个CS 放大器肯定是不能直接接电阻用的，CS 放大器输出高阻，并联一个小电阻增益都直接没了，这时加一个CD做隔离器，同时把CD的gm做大，这样就能驱动小电阻了，保证gm>10gL，即r0<1/10 RL file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image066.jpg 假如说现在设计中间CD这个运放，我们肯定不能只从单个运放来看，而是要联系整个环路，电阻进行匹配。 输入端根据上级运放的需要引入串联、并联负反馈 输出端根据下级需求引入电压、电流负反馈 通过引入闭环反馈让环路增益跟稳定，同时能够改变放大器的输入输出电阻，这样才能配合整个电路的放大。所以说在设计一个电路时，一定要每个节点整天考虑，保证输入输出电阻的匹配，反馈就简单在这提一下，之后会仔细的说。
另外： 上面说了。为了CD能够驱动更小的电阻，我们要确保CD的输出电阻比RL小，保证并联后增益的稳定，所以降低输出电阻也是CD的一个改进方向 file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image068.jpg 这个一个PMOS管输入的CD，很明显Vo直流被抬高一个Vgs，同理NMOS管输入也能降低一个Vgs,这样CD也能做电平移位器VF，也是一个应用。
3.5 对放大器工作点的分类 从工作点的角度放大器可以分为甲类classA、乙类class B、甲乙类classAB，C、D file:///C:/Users/ADMINI~1/AppData/Local/Temp/msohtmlclip1/01/clip_image070.jpg 对于class A Q点在中间，输出范围前后VDD/2,好处是全波放大，坏处是即使没有输入电压，IQ也保存在中间较大值，静态功耗很大，效率很低，所以一般用于电压和电流放大，而不用于功率放大。 Class B Q 点在0点，VGS只能增加向上增加，输出范围VDD，因为是半波放大，要变成全波的话一般是采用两个管子PMOS和NMOS组成一个推挽放大器（push-pull）一推一拉，效率最高,缺点是产生交越失真（模电学过，不会百度一下） Class AB：这种最好，classAB就是AB的折中，就能保存较好的输出范围、低的功耗、还能消除交越失真，损失的一点效率还能接受，组成的Push-pull classAB 通常被使用在功率放大器中。 Class C 失真最大，效率最高，一般不怎么用，class D就算开关了，基本用在数字电路，这里就不说了。
OK，这样放大电路的三个基本砖块到此结束，之后的各种放大器差不多都是三个砖块的组合和改进
四、 组合放大器 这部分很简单，简单介绍一下 三种放大器组合 1 CS+CS 一个增益不够，再加一级，增益为两个运放增益相乘 2 CS+CD 一级运放，CD做隔离buffer 可以驱动小负载 3 用的比较多的是CS+CG 这个也就是我们常说的cascode: 简单看一个cascode例子： 图4.1 CS-CG两级放大器
两种方法计算： 1 直接看成一个整体，cascode输出阻抗是gm2rds1rds2,上下并联就算1/2* gm2rds1rds2 增益为-gm1*ro=-1/2*gm1gm2rds1rds2 2 分开来看，先算AVcs 再算AVcg,对于CG的输入电阻，因为上面是cascoed结构，rp>>rn,属于第三种情况，是个高阻=1/gd, 故： 再算CG 因为rp>>rn 输出阻抗并联rp//rn还是约等于rn,所以： 总的增益为： 可以发现第二种方法是比较麻烦的，但是很精确，第一种方法看成整体忽略了CS端输出带来的极点，按道理来说两级运放是有两个极点的，而且这个输入电阻还是高阻，虽然比整体的输出电阻小，是一个次级点，但是忽略也可能会带来问题，但是在低频时用这种方法算增益还是很方便的。
上面的这种cascode结构是同型MOS组成的，不是两个NMOS就算两个PMOS,这种叫做套筒式cascode, 不同型的就算NMOS+PMOS组成的cascode,这种是折叠式cascoed，看下面的图：
两种形式优缺点很明显： 套筒式：过驱动电压是一级一级往上加，那就需要较高的电源电压了。 折叠式;NMOS和PMOS形成一升一降，没有套筒式的问题，缺点就是多了一条支路，功耗增加了。
扩展： 三层套筒式cascode： 这个就相当于cascode叠了三层，用运放来实现，可以减小电源电压，真的三层cascoede过驱动电压要6个，一般接受不了，太高了，这个用两层实现了三层效果。
总的来说：组合放大电路如果第三章的三个基本放大学好了没啥问题，不过组合时需要注意各级之间的阻抗匹配和静态工作点的匹配。
五、push-pull放大器 push-pull放大器又叫推挽放大器，在数电里叫反相器，我基本是我们学cadence第一个仿真的电路，来简单介绍一些吧： 图5.1 Class A推挽放大器
很简单的结构，PMOS管和NMOS管都作为放大管，所以增益是（gmn+gmp）*(rn//rp)， 输出接电容时，充放电一推一拉，动态响应速度较快，所以经常用在输出级提高动态响应速度 但是原始的结构一般是不能用的：
看一下它的电压特性曲线，1和0区域就是数字电路常用的区域，模拟则使用放大区域A到B，有较大斜率，缺点是： 1 放大区间太小 太窄了 2 放大区间时，Vo和Vin差不多相等，虚断，上下两个管子相当于diode，假设Vcc=5V，那么放大区 Vo=Vin=2.5V,过驱动电压Δ=VGS-VTh=2.5-0.7=1.8V,一般过驱动电压是0.2V，电流I=1/2kΔ^2, (1.8/0.2)^2=49，静态电流增加了49倍，功耗大大增加，肯定是不能用的。 存在问题的本质： 发现推挽放大器这些缺点存在的根本原因是因为一个Vin进入了两种MOS，按照偏置的原则，一种偏置只能偏一种MOS,比如这种：NMOS管只偏NMOS,PMOS只偏PMOS，像这样： 改进push-pull: 在输入端加一个电平移位（可以是CD做电平移位）,这样Vi也就相当于给了两种偏置了 调整两个恒流源一起放大，这样就能实现推挽放大了。 图5.2 通过电平移位调整两管一起放大
再来看几种推挽结构吧： 这个电路NMOS在上，PMOS在下，有电平移位，那差不多就是CD的push-pull 具体结构： M6做恒流源，所以M4 M5的VGS固定，相当于做电平移位 底下Vi是一个CS，这个就算两级运放CS-CD的push-pull 再来看一个Class AB推挽放大器电路，右边的图是给的两个偏置： Class AB推挽放大器
先粗看：Vi进入M5 S端，n1输出进入M1的栅很明显这时CG—CS, 上面的电路部分有些奇怪，我们看到M1和M2给的偏置不是一个固定的电压，那这种情况下，八九不离十就算推挽形式了 看到右边的图两个偏置VbnVbp都是两个VGS,抵消M6 M7 一个Vgs后，各给M1 M2提供一个Vgs的偏置。 现在我们只需证明n1和p1交流短路就能确定这个一个push-pull 因为M3是恒流源，这条支路电流不变，假设n1电压增大，M7 的VGS减小 M7电流减小，总支路电流不变，M6电流必增大即怕p1电压增大，n1、p1交流短路
故上面结构也是push-pull的类型。
六、差分放大器基础
差分放大器是一种特色的组合放大电路，也可以说是模拟中的一块基本砖块了，很基础很重要，差分电路和组合电路的最大区别表现在对共模和差模信号的区分度上。普通组合电路对差模和共模一起放大，共模抑制比小，而差分理想下只放大差分信号，完全抑制共模信号。共模抑制比ＣＭＲＲ无穷大。 选择差分结构的最大目的就是解决共模问题，一是提高共模范围，二是提高共模抑制比CMRR，下面来看两种经典的差分结构，也叫做五管放大器 6.1 两种基本结构 （1）双端输出： 负载M3 M4都做恒流源，结构完全对称，共模抑制比趋近无穷大，缺点是 1 差分放大器一般都做输入级，两端输出不好和中间级匹配。
2 上面恒流 下面恒流源 Vo1 Vo2稳不住，需要加共模反馈 CMFB
（2）双端转单端： 如果把上面的电路单端输出，也是不行的： Vo1没了 Vo2单端输出，这样对称结构的好处没了，而且增益比双端输出小了一半， 改进： M3 M4组成电流镜，这样假如M2电流I2变小，尾电流Iss不变，所以I1变大，I1的变化通过电流镜传到M4,输出电流Io=l4-l2,因为M3的变化可以传到M4,故这种结构的增益和第一张图双端输出增益是一样的，缺点就是因为不是对称，共模抑制比全靠尾电流电阻来维持，共模抑制比比完全对称的小，目前来说的最简单的差分结构或者五官放大器都默认是这种结构。 上面的差分是NMOS对管，一般还有PMOS差分对管的结构： 对于NMOS差分对管共模范围有下限：VGS1+Δ=VTHN+2Δ 对于PMOS差分对管共模范围有上限：VDD-(VTHP+2Δ) 设计时根据共模范围需求选择差分对管，共模电压比较高就NMOS，反之PMOS (改进：想要最大共模范围0到VDD，根据差分对管加电平移位，这样也能调整范围) 6.2 差分对管的特性曲线 对于一个结构，了解其特性曲线很重要 以NMOS差分对管双端转单端图为例计算一下： 根据得到的关系做图： 横轴为Vid，纵轴为电流*负载转电压，很明显只有在Vid很小时才符合线性放大关系，当I1=0，l2=Iss，差值最大，Vid=根号2*Δ，算一下这个值 根号2*0.2=0.3V,一般差分增益20-40dB，就算只有20倍，也有20*0.3=6V了，超出电压电压，是大信号，那边的曲线就算比较器的曲线，不是0，就算VDD，要保证放大必须保证Vid足够小，在线性动态范围内，上面的差分跨导的计算也说明了这个问题。Vid很小时差分的增益和CS的增益是差不多的，都是gm*ro.
6.3 差分的几个重要参数 6.3.1 非线性误差N 现在定义非线性误差为N，那么线性精度就是1- N 非线性误差为1%的话，那么Vid只能在Vid动态范围的20%左右。 如果要增大线性范围，可以增大Iss,减小K，这样Av也会减小，是一对矛盾。 线性范围增大，斜率减小，增益减小。 6.3.2 摆率SR 摆率反应的是电容充放电的速度，也就是瞬态响应速度，电容越小，尾电流越大，摆率越大，功耗也越大，摆率和低功耗是一对矛盾。 6.3.3 失调电压Vos 来看一个运放，这个一个buffer结构，因为运放的虚断特性Vid=0 输出等于输入Vref， 但是在实际中，运放不是理想运放，Vid不等于0，假设Vid=20mV，运放只要有个30倍增益，输出端都会到达电源电压VDD，而明显不会是输入端的Vref，这种Vid不是有效的差分输入的非理想特性通常是由于工艺或者适配引起的，定义把这种无效的差分输入消除，也就是将静态时的Vid调零的电压定义为失调电压Vos,, 失调电压由两部分组成，一种是随机失调电压，这是由于工艺造成的，无法避免，和宽长比W/L,和管子的阈值电压有关，比如NMOS差分对管，本来的阈值电压VTH标准值是0.7V,但是由于工艺误差一个做成0.69V,一个做成了0.71V，这样Vid就有20mV的无效输入，随机失调电压占总失调的电压的大部分，公式如上所示，和W/L, VTH有关。 另一部分是系统失配，比如版图的非对称，工作点的失配，这种失调和随机失调相比小很多，一般不太关心。 来看一个我画的差分对管版图： 两个差分对管做共质心匹配，左右加Dummy晶体管，外面加一起guarding ring ，可以很好的减小系统失调电压。 综上，是差分对管的一些基础知识，结构共有三个部分，尾电流源、差分对管、负载。之后一切的改进都是围绕这三个方向然后根据对运放的不同性能和需求如动态范围、Av、CMRR、SR、交直流进行的改进。
七、运放 7.1概述 利用差分和各级组合电路可以构成各种高增益的运算放大电路，通常差分作为输入级，增益在20-30dB左右，CS作为中间输入级，增益在20-40dB左右，输出级为CD，驱动负载，也能是push-pull结构，做功率放大，组成的运放总的增益在60dB左右，有高增益需求可以对电路结构进行改进。理想运放的两个基本特性就是“虚短“和”虚断“，带宽 宽，在处理不同频率分量的输入信号时，精度和速度均能得到保证。
对于CMOS运放有天然的“虚断“特性，”虚短“依赖于无穷大的电压增益，然而，理想运放并不存在，实际的运放必须针对具体的应用进行设计，并在局部特性逼近理想运放的特性，满足应用需求。 设计的开环运放一般要构成闭环负反馈系统。根本原因：电路直接运用开环的坏处 1 开环运放的增益很高，因此增益的稳定性和一致性很差，电路信号处理的线性度很差 2 增益过高会使输入信号的动态范围很差，输入信号超出动态范围时，电路就会进入非线性区工作区，增益就会显著退化。 3 即使电路工作在动态范围内，由于线性范围仅占动态范围很小的比例，信号处理就会带来明显的非线性失真。 闭环负反馈的好处： 1 闭环增益显著下降并且可控。 2 稳定性提高。有效克服了开环运放中存在的各种问题。 闭环运放的应用： 1 单环反馈结构的线性处理，如比例运算、积分运算、微分运算。这类线性运算的基本要求就算保持信号处理的线性度，降低非线性失真。 2 双环反馈的电路状态控制，如BGR中实现PTAT控制，（对基准感兴趣可以参考之前的帖子：3 BGR的理论基础），对于双环控制必然存在正负两种反馈，为了让系统稳定，要求负反馈强于正反馈，就算说系统的净反馈表现成负反馈。 OK，对于闭环现在就提这么多，会在之后详细讨论，本部分还是重点讨论开环运算放大的设计。 由于受器件有限跨导、输出阻抗、驱动电流等因素，运放的设计必须结合实际具体问题具体分析。以最小的资源消耗为代价实现系统功能和性能要求。设计运放时的主要参数有： 1 增益：决定线性处理精度 2 单位增益带宽积GBW:决定交流小信号处理的速度，影响非线性失真。 3 增益裕度\相位裕度（PM GM）:决定闭环系统的稳定性以及小信号响应速度和过冲 4 输入输出共模信号范围：决定工作电压范围和最小电源电压 5 CMRR共模抑制比：消除共模噪声信号，减小共模信号变化引起的失配。 6 PSRR电源抑制比：决定电源噪声的消除和抑制。 7 建立时间(setup):决定小信号速度特性。 8 电源摆率SR转换时间：决定大信号速度特性。 9 输入/输出噪声：影响处理信号的最高分辨率 10 动态线性范围：决定对小信号处理的非线性失真 11 功耗和面积，决定电路成本。 以上这么多参数，核心的指标是决定精度的增益和决定速度的带宽，这两个指标是电路最关键且相互对立的两个核心指标，增益和带宽的平衡来保证放大器的温度是运放的基本约束条件。换句话说，设计运放的核心就是在系统稳定的情况下和功耗、面积、电源电压、工艺等资源的约束下提高精度和速度，所以通常是根据具体的应用要求选择合适的电路参数，再由参数选择合适的电路结构，最后完成特定电路结构下器件参数的优化，运放没有所以性能指标都是最优这一说法的，都是折中的结果，平衡但是却不失特色。 7.2 紧接第六章差分，给出一些改进的例子（简单的介绍） 7.2.1 改进类型简述 差分运放的新结构层出不穷，技术指标和应用特点均不相同，第六章我们已经对基本差分结构进行了分析，差分结构还能根据差分增益、响应速度、共模范围、CMRR、PSRR、噪声、功耗等不同的要求进行改进， 对于特色的差分结构，主要有： 1 基本型，包含N/P两类差分输入结构，可以保证基本的CMRR性能 2 全差分型：有利于消除以共模信号出现的各类噪声，但必须通过共模反馈CMFB电路解决输出共模静态点难以定义的问题。 3 Cascode型：以提高增益为主要目的，但是会带来电源电压增加和输入输出动态范围减小的局限，采用折叠式Cascode 结构在一定程度上弥补了套筒式Cascode的不足。 4 Class AB型，提高负载驱动能力，同时提高动态和线性范围，缺点是静态工作点的控制导致电路结构复杂。 5 宽线性放大型：通过各种负反馈控制技术提高输入动态范围和线性范围 6 低压低功耗型：采用轨到轨结构及恒定跨导和增益控制技术，降低电路最低工作电压，实现轨到轨的输入输出动态范围。 除此之外，还有一些低噪声、低失调各种各样的不同类型的运放，满足不同的应用需求。 综上，在实际中，我们把运费的设计在大体上分为三类， 高精度（含宽线性范围） 高速度（含快速大信号瞬态） 高精度和高速度兼容的运算放大电路 下面来看一些简单的结构，帮助我们了解。
7.2.2 高增益差分输入级 Cascode差分放大器的基本出发点在于进一步提高差分电压增益。Cascode结构带来的主要问题是需要高电源电压及输出动态范围减小。将套筒式Cascode结构中CS-CG相同类型的MOS管改变为折叠式Cascode 中 CS-CG不同类型的MOS管，一定程度上缓解了Cascode结构的不足。对于Cascode差分输人级,在低频交流小信号增益分析的基础上，尤其应关注输入输出动态范围的变化 （1）套筒式Cascode差分输入 输入级为CS-CG的Cascode放大，，恒流源具体结构如下，仅在输出支路采用cascode恒流负载，差分对增益显著提高，上图恒流源具体结构如下： 缺点是动态范围减小，为了保证MC1 MC3工作在饱和区，Vbn-Vo1-VTHN 过驱动电压约等于0.2,输出上限被限制，根本原因是输出上限被Vbn钳死，改进： MD管采用恒流Ibias偏置，那么Vbn-Vs就算常数，当Vcm共模增加时Vs增加时，Vbn由于电位固定也会同步增加，这解决了扩展共模输入范围的问题。但是这没有解决输出动态范围过窄问题，继续改进： 观察结构：差分运放+PMOSCS运放构成两级运放，中间是由MT2构成的CD,CD在输出级一般就算buffer，在中间一般起电平移位的作用，差分共模信号经过电平移位进入M6的栅，共模电平也被钳位在2VGS左右，这样差分的CS-CG更容易工作在饱和区还能抑制差分输出级失调。 把cascode转移到输出级，差分对采用MOS二极管的对称电流镜的传输，构成跨导运算放大器OTA电路： 输出为cascode结构，保留了高增益性能，也缓解了对输入输出电压摆幅的限制，发现最右边有个MC3,MC3和MC2的栅极电位都是Vbn,很明显MC3和MC2的源极电位相同，这是为了保证M6\M9两管饱和电流的匹配，降低系统失调。 继续来改进CascodeOTA ,来看一个改进尾电流的电路： 这种结构采用动态尾电流的差分感应控制，增加电路的负载驱动能力和带宽。图中,M9、M10电流镜提供静态条件下基本的尾电流。M19输出(I1一I2)的比例电流,同样M18输出反相关系的(I2一I1)比例电流。这两种感应电流全部叠加到尾电流源中。由于在静态下I= Iz，则叠加的两部分动态电流均为零,系统保持了静态低功耗的特性。而在动态条件下﹐无论Vid>0使I1>I2，还是Vid<0使I2>I1，两类动态电流镜总有一组截止,而另一组导通,注入并叠加到尾电流中,显著地改善了电路负载驱动的高速特性。 现在对OTA差分输入级差分对的负载进行改进： ok，先简单介绍一下M5\M6组成的结构，乍一看很懵逼：先回忆一些MOS二极管： 因为G、D相连，MOS二极管必工作在饱和区，而且输出电阻约为1/gm，是一个交流小电阻，这种结构的本质就算内部包含了负反馈控制，形成了一种同相交流小电阻。那么我们换个方向，我们利用MOS管的交叉耦合对管就能形成正反馈控制，构造反相交流电阻即负阻。
将正反馈和负反馈结合就能构成类似上面差分对负阻的形式： 现在上面的差分电路就很明显了，相当于负阻并联一个负阻，导纳减小，增益提高，但是请注意一定要控制（W/L）5<（W/L）3,正反馈小于负反馈，如果是强正反馈（W/L）5>（W/L）3,那就构成了迟滞比较器了，可以做振荡器，这个是也我本人的毕设额，我也会在后面比较器的时候详细的说一些这个结构。
（2） 折叠式Cascode差分输入 上面我们对套筒式的cascode做了很多改进，有些结构看起来也很复杂很麻烦，有些也不能彻底解决此类电路面临的所有问题，因此可以使用折叠式Cascode，以增加支路也就是增加电路功耗为代价来解决套筒式cascode差分对中对输入和输出动态范围无法兼顾的矛盾，单极折叠式cascode差分输出电路图如下： 下面来看一个差分级单端输出的两级增益结构： 这个结构共模范围很宽，仅损失2（Δp+Δn）,不需要电平移位就能驱动下一级，构成两级放大，图中的M16管提一下，工作在线性区，做调零电阻。 7.2.3 classAB差分输入级 互补推挽放大可以用于输出级来提高负载驱动能力，同样也可以用于输入级来提高小信号增益,降低非线性失真。因此,互补推挽差分电路在合理的静态工作点下可构成高线性电路,如Class A,高效率电路如ClassB,效率与线性兼顾的电路如Class AB等多种模式的差分输人增益电路。构造两个类型互补的CS放大器,其中NMOS CS电路输入接Vi+/Vi-信号,输出驱动PMOS负载,而 PMOS CS的输入接Vi-/Vi+信号,输出驱动NMOS负载,构成下图右边的对称电路结构。在单一的CS电路中,由于仅传输变化电流到输出级的一个放大器，而负载为恒定偏置,则可构成常规的Class A电压放大级。两路互补CS 即可构成Class A的差分输人级互补驱动,要求电流镜传输同极性电压信号驱动N/P输出MOS管。显然,单一的CS结构无法满足这些要求。 以上两模块的输出电流镜相互交叉耦合驱动输出恒流管,则构成全差分Class A放大结构;互补CS电路也可相互提供对方同型负载驱动电压,即将图中Vbn改为M10栅压驱动,Vbp改为M11栅压驱动,即可构成全差分互补推挽Class A输人级电路。因为没有尾电流，静态电流控制在较低水平，构成class AB驱动模式，由于互补驱动，在任何一个方向的变化，输出电流的变化幅度都远远超过静态偏置电路负载驱动能力显著提高了。（classAB简单提一下，以后有应用需求在详细写） 7.2.4 全差分输入级 相信很多人都接触过吧，这个名字，全差分高增益放大器，很多学校如复旦大三大四专业课课设或者毕设有很多这样的结构，这里开一个新坑，用cadence设计一个全差分高增益放大器，大概会参考复旦比较出名的那篇全差分高增益放大器论文，理论分析也会在以后坑中详细说，这里就简单介绍一下：差分输入.差分输出的全差分电路具有抗噪声能力强、共模抑制比高的突出优点。下面首先分析低增益和高增益的两种全差分增益结构,并对高增益全差分对中的共模负反馈CMFB电路设计进行分析。下面仅给出结构简单了解一下：二极管做负载低增益：
恒流源+diode做负载，可以适当的提高增益。 恒流源做负载，高增益，但是输出稳不住。 需要加CMFB,下面是全差分CMFB控制结构： 看一个具体结构： 差分中间加了辅助运放提高增益，全差分加了CMFB,观察右边支路有辅助差分对M1ar\M1br,如果VCM输入低进入下限，管子M5进入线性区时，因为右边支路要保持电流的恒定，M5的VGS就会升高，这样一来还是构成线性电流镜，右边结构的好处就算能够降低差分共模输入的下限。 了解一下即可，我会在以后的具体设计中详细进行分析。 7.2.5 宽线性范围差分输入级（简单介绍） 1 改进差分的线性度（增益降低技术） 在M1 M2的S 端各加了一个电阻R，很明显，增益下降了，降低开环增益是改善线性范围最有效的方法，这个结构的缺点是因为S端加了电阻，有电流流过，导致共模范围下限提高了Iss/2*R，消除这种影响采用下种结构： 共模地还是电阻的中点，共模范围也没有变窄，这种源电阻R的串联差模负反馈、共模短路的控制方法，仅仅是众多采用负反馈控制方式中的一种，针对尾电流和反馈的改进，将逐步演化出许多高线性低失真的结构。 2 漏交叉耦合差分对： 回忆一下差分的电压电流公式： 既然有非线性项，那就使用两个差分对减掉其非线性项，让动态范围全部变成线性范围： 缺点是为了保留线性项，两个差分对不能完全相同，即Iss1≠Iss2，k1≠k2,这样的话引入了更多的输入噪声。Ok，到处为止吧，对于差分的改进无外乎三种，对负载对差分对对尾电流源，这节主要还是比较轻松的，下一章更是重量级。
八、运放的设计和频率补偿8.1 运放设计的思路（以两级运放为例） 对于一个多级运放，到底该怎么来设计呢？ 我们以两级运放为例，(DP差分+CS+CD buffer),来详细的进行分析，注重推导和思路。 需要设计： 1 Architecture 结构 2 parameters 参数 即MOS管的宽长比W/L,和补偿电容CM，
8.2 结构的选取 输入一般都是差分输入，根据所需要的共模范围选取N差分对还是P差分对，中间级一般接CS， 注意N差分对接P管的CS，P差分对接N管的CS，这样CS负载管就很方便匹配，后面接个buffer可以驱动负载。对于运放的设计，主要是Av和GBW带宽的设计，静态主要关注静态电流，电源电压，宽长比，和面积，要求电路工作保持稳定。 8.3 参数的确定 8.3.2 确定MOS管的 W/L（静态设计） 以上图左边N管差分对为例，限定静态功耗，一般是uA级，比如定20uA，，那么可以输入端M510uA， 输出端10uA，因为输出级要驱动负载，电流不能太小，至少保证输出级电流不比输入级电流小。 这样就能来分配支路电流了，比如I1=I2=5uA,根据选择的工艺k是已知的 根据饱和电流公式就能求出宽长比： 一般宽长比取整数，和设计的过驱动电压配合，设计至合理值即可。 8.3.3 设计补偿电容Cm （动态设计） 8.3.3.1 概述 问题一：为什么要加补偿电容？ 对于一个运放，在高频时电容会引起幅度和相位的变化（低频时可以没有电容，高频必有，只是电容大小的问题），引起相位变化后就可能让闭环不稳定，产生正反馈，电路变质，所以加一个电容补偿实质上是牺牲运放的幅频特性来保证电路的稳定。
进一步进行详细分析： 问题二： 运放到底怎么随频率变得，为什么会引起正反馈？ 这里以CS单极点运放来举例，在CS那个部分也说了，复制粘贴一下： 这样的近似十分方面计算 举例： 想要计算两个极点P1、P2对红叉点位置P’的相位移贡献：
上面我们分析了运放的幅频怎么随频率改变，下面我们来了解一下关于衡量稳定性的一些参数： 8.3.3.2 环路增益T 运放在电路工作一般都是采用闭环负反馈： 对于负反馈，已经有180度的相移，这时只要电路有两个极点或者一个极点+一个RHP零点高频下就能产生180度相移，加起来360度引起正反馈。 可以观察正反馈公式：如果环路增益T大于等于1，环一圈回来增益更强，系统崩溃。如果环路增益T<1，环一圈回来增益减小那还是可以的。 所以通过这个定义相位裕度PM和增益裕度GM. 8.3.3.3 相位裕度PM和增益裕度GM PM:当T=1时，这时还是负反馈，没用引起180度相位移，在这个T=1的频率点下，我们看离正反馈180度相位移的距离，越远越稳定，即PM=180°-极点引起的相位移φ GM：当极点引起的相位移φ=180°时T理0dB点的值，（T<1），比如T=0.1,增益差10倍GM=-20dB，T=0.01时GM=-40dB，负的也越大越稳定。
很明显，在一个单调系统中，对于PM和GM，PM是还没有引起正反馈，GM是正反馈了求dB值，T=1时的频率点是比在T<1小的。 所以虽然两个概念等价，但是PM先发生，我们一般都是通过PM来看电路的稳定性。 只有在非单调系统中两个参数才都需要看，这里我们不讨论，一般的电路幅频特性都是单调的。 8.3.3.4 绝对收敛和实用收敛（相对收敛） 现在我们知道了，系统要稳定，相位裕度PM必须>0，即在T=1时没有产生正反馈。 下面我们引入绝对稳定和相对稳定这两个概念： 对于一个极点对电路瞬态的作用为e^-pt, 只要p>0,那么-p<0，e^-pt,收敛，我们称之为绝对收敛。 如果p>0，但是p很小，理论上e^-pt是收敛的，但是需要很长很长的时间，这是没有实用价值的，一个电路不可能开机一小时，这不可能接受。 看下图： 对于双极点系统： 如果相位裕度等于90°，是收敛的但是瞬态响应速度太慢了（一般也不可能做到90°，单极点才能90°） 如果PM=60°，发现收敛的挺快的，效果很好。 如果PM=30°，会先过冲在慢慢收敛，也不太使用，PM如果太小工艺如果稍微有点偏差可能变成正反馈，那就会一直振荡发散了。 所以一般运放的设计都要求PM=60°，实在达不到也不能小于45°，定义PM=60°为相对（实用）收敛。 8.3.3.5 从OL到CL（用开环设计闭环） 从两极点系统来看为什么要加补偿： p1到p2以-20dB/dec速率下降，如果是单极点，直接沿着虚线下降，但是两级点遇到p2之后会以-40dB/dec下降，很明显GBW>>p1，p1会引起90度相位移又第二级的增益和第一级差不了多少，输出阻抗也差不多，导致极点距离也差不多，所以p2对0dB相位移大小也至少45°，因为p2=GBW也有45°，所以为了保证相位裕度PM=60，必须p2推到0dB外面，只能产生30°相位移，计算一下可以得出p2=根号3倍的GBW,约等于2倍的GBW。
还有问题，上面分析的都是开环的幅频特性，而电路基本使用到底都是闭环，闭环和开环的相位裕度是一样的吗，为什么闭环特性要看开环0dB的相位移呢？ 来看图： ,那么我们取1/F最小的时候即情况最坏的时候，还保证相位裕度PM=60°，这样系统肯定保持稳定了， 1/F最小，F最大，F=1,Av=1为0dB， 所以绕来绕去看闭环的相位移就算看开环的0dB点。 怎么补偿？ 从上面我们可以知道补偿的方法，把p2推到0dB外面，至少p2=2GBW,同时把p1往里面拉。 电容补偿的方式： （1） 并联补偿：（只能影响p1，不能影响p2） （2） 密勒补偿
密勒补偿的对极点的三个作用： 对于p2电容等效增加Cm，往前拉的左右远远抵不上短路效应对p2往前推的作用，总的来说还是把p2推出去。 开环推闭环到这基本结束，继续深入探讨，为什么放大器的幅频和稳定性的根源来自于极点和零点？ 那么在面对一个放大器电路时，我们要学会判断极点和零点，（数量、性质、大小） 这个问题文章开头就讲的很清楚了 输出臂串联谐振(r=0)决定零点位置 输入臂并联谐振(i=0)决定零点位置 输入输出臂并联谐振(r=¥)决定极点位置 这些极点和零点因为都是并联和串联谐振产生的都是LHP极点，只有加Cm密勒电容补偿前馈效应引起的零点是RHP零点。 之前我们讨论的都是开环放大器的极点，现在来讨论影响闭环放大器的极点，看看开环和闭环极点有啥关系：
所以正确的理解应该是使用开环的极点求出闭环的极点，再根据闭环的极点来判断系统是否稳定。但是这种方式太麻烦了，闭环的这个多项式求解看到就觉得烦，所以从开环求闭环的求解是一种等价的方式，我们在上面确实没有求闭环极点，而是用求出的开环极点和开环的0dB来判断闭环的稳定性。本质上就算利用开环极点和闭环极点的关系来判断闭环的稳定性，只有开环的极点满足一定的约束条件就能保证闭环结构的稳定性 那么我们来进一步探讨，到底开环和闭环有啥关系？
那么阻尼因子小的话闭环为什么会不稳定呢？ 上面我们都是假设两级点分离的情况，如果系数a，b不符合分量的条件，两个极点p1、p2会变成共轭极点。
8.3.3.6 从CL到OL（用闭环设计开环） 知道一种闭环系统，根据闭环来求开环 阻尼因子较大时粗算和精算误差较小
8.4 小结 对于各类实际的电路物理结构,开环运放的系统收敛性通常都能得到有效保证,即其特征多项式中s各项常系数均为正数,并可确保开环运放各极点的LHP性质。然而,当开环运放通过闭环负反馈构成闭环系统时,在某些特定条件下会导致闭环系统的发散,出现不稳定状态。 RHP零点是导致系统发散的根源之一。因此,频率补偿的任务之一,就是需要扩展RHP零点到高频段以降低其影响,或将RHP零点转变为LHP零点。在基本的Miller电容补偿结构中,Miller电容的前馈通路将形成gmz/C的RHP零点,增加Miller 补偿增益级的跨导将其外推到高频段可抑制其影响;此外,采用串联调节电阻改变前馈通路电流的相位特性,利用电流或电压跟随的单向信号传输特性隔离Miller电容支路前馈电流通道,或采用并联的前馈通路反向电流补偿,均可实现对RHP零点的消除或转向LHP零点性质的控制,将不利的影响变为有利的作用。
即使没有RHP零点的作用,高阶开环增益也存在稳定性问题。虽然在没有RHP零点作用下的闭环特征多项式系数均为正,但根据Routh判据,闭环系统的极点仍然可以出现RHP极点,包括RHP实极点或RHP共车复极点。其主要的影响因素是开环系统的低频增益和开环极点相互间的位置关系。对于二阶开环系统构成的闭环电路,Routh 准则和根轨迹法都清楚表明了系统的无条件稳定性,即闭环极点的LHP性质。然而需要指出的是，稳定的闭环系统为保证一定的瞬态响应特性,需要具有一定的稳定裕度,主要是电路的相位裕度PM。相位裕度一方面可确保在电路参数发生漂移的状态下仍能保持稳定的性质,同时具有较快的瞬态响应速度。从速度性能考虑,理想的相位裕度在60°附近。PM过小,闭环系统瞬态输出的过冲量过大,造成阻尼振荡,容易进入系统发散区且速度反而下降M过大,则输出变化的速率过慢,影响速度的提高。 考虑PM的要求后,二阶增益系统同样存在稳定性补偿设计的问题。二阶系统补偿设计的基本方法是通过控制开环低频增益和两个开环极点的位置,使两个闭环LHP极点保持分离实极点的性质,环路增益无过冲,环路增益的0 dB带宽即为GBW。当闭环的Q=1/2，即闭环高频极点2= NDP×GBW时，PM =arctan(NDP)= arctan2= arctan(1/Q )63°。采用基本的Miller电容SMC补偿结构,压缩开环p主极点,扩展p次极点,并设置pz=NDPXGBW=NDP×Aop，使NDP≥2以满足稳定性的要求。在Miller电容补偿中,应采用各种有效方式消除RHP零点的影响。
OK，到目前为止，运放的基础体系框架算是搭好了，虽然篇幅比较长，但是还是很多坑的，比如三级运放的补偿，放大器的噪声、瞬态，很多很多，模集真的是太难了哎。
下次更新会先挺一下理论部分，是运放的实战部分，根据所学知识设计和分析一些简单的放大器： 大概目录是这样吧 九、 Cadence Virtuoso实战： 9.1 三种单极放大器 9.2 套筒式共源共栅放大器 9.3 折叠式共源共栅放大器 9.4 差分放大器 9.5 跨导放大器（两级放大器） 9.6 全差分高增益放大器（主要关注共模反馈）
题外话：本贴从10.28——11.11，两周吧，写的感觉不尽人意，时间是从上课后，看完LOL比赛，edg夺冠，原神胡桃复刻活动肝完后抠出来的，玩了很久，我也是真的摸鱼.....，写完这个帖子我更加深了对运放的理解，算是模集万里长征的一小小步了，感谢认真授课的吴老师，也很感谢帮助我的大佬同学，从帖子中也能看出，很多东西都很基础，因为我自己也是刚刚起步，写帖子也是我督促自己学习的一种方法，希望自己以后能够坚持下去，慢慢向优秀的模集大佬同学们看齐，如果你能接受本人的字迹并且包容本人的书写格式看到这里， 我万分感谢。 | 
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2021-11-12 17:27:57
楼主