【已解决】Cadence schematic中的VSS和gnd有什么不同？

邓小力 · 发表于 2021-10-19 12:09:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由邓小力于 2021-10-22 22:13 编辑

仿真PLL的时候有两个电源域，模拟电源域和数字电源域，我之前仿真的时候两个电源域的地是直接接到gnd的，但是似乎这样又不太好，接VSS比较好？
所以想问问Cadence schematic中的VSS和gnd有什么不同？什么时候用gnd什么时候用VSS呢？

luojh19960316 · 发表于 2021-10-20 09:47:16

vss不一定是ground，它只是相对于vdd较低的一个电源

邓小力 · 发表于 2021-10-20 10:16:38

luojh19960316 发表于 2021-10-20 09:47
vss不一定是ground，它只是相对于vdd较低的一个电源

那我可以怎样定义VSS，让它位于0V呢？

luojh19960316 · 发表于 2021-10-20 10:17:50

直接添加一个直流电源，给个0V就行

账号		自动登录	找回密码
密码			注册

[讨论] 【已解决】Cadence schematic中的VSS和gnd有什么不同？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1