为什么VDD和SUB之间会有寄生二极管？

纠结丶 · 发表于 2021-10-17 13:59:17

您需要登录才可以下载或查看，没有账号？注册

x

画完版图提前提取参数后仿的时候VDD和SUB之间有一个寄生二极管而且击穿了，为什么呢？

462126897 · 发表于 2021-10-17 23:58:29

lvs过了么，有softconnect吗

纠结丶 · 发表于 2021-10-18 14:34:46

本帖最后由纠结丶于 2021-10-18 14:36 编辑

462126897 发表于 2021-10-17 23:58
lvs过了么，有softconnect吗

LVS过了，没有softconnect。就是耐压5V的管子提取的NW-PW的寄生二极管耐压1.8V，后仿的时候击穿了。好像是工艺库文件的问题，本来应该是个5V的二极管的，

462126897 · 发表于 2021-10-18 23:48:48

纠结丶发表于 2021-10-18 14:34
LVS过了，没有softconnect。就是耐压5V的管子提取的NW-PW的寄生二极管耐压1.8V，后仿的时候击穿了。好像是 ...

后来解决了吗

工艺库能调这个dio吗？如果可以，直接调出来放在那呢，带着去后仿？

纠结丶 · 发表于 2021-10-20 16:36:23

462126897 发表于 2021-10-18 23:48
后来解决了吗

工艺库能调这个dio吗？如果可以，直接调出来放在那呢，带着去后仿？

没解决，人说不用管。工艺库调出来的这个parasitic diode实际耐压也是1.8V，文件里写的5V

[求助] 为什么VDD和SUB之间会有寄生二极管？