采样开关性能测试

vbstar · 发表于 2021-10-12 19:23:12

geo24 发表于 2021-10-12 18:52
是这样的如何有改善吗

并没有解决问题，感觉应该是那里还有问题没有注意到
栅压自举开关，我只关注了开关管和电容接到的mos

风也信子 · 发表于 2021-10-13 00:26:47

看频谱噪底很低的，且SNR很高，不像数据截位引入误差，反倒是频谱泄露现象明显，但你是加了窗的，换不同的窗试试，这个应该是仿真来的吧，也可试试相干采样不加窗，论文图应该就是这样得来，若开销不大建议点数多些，频率分辨率会好些

vbstar · 发表于 2021-10-13 09:39:16

风也信子发表于 2021-10-13 00:26
看频谱噪底很低的，且SNR很高，不像数据截位引入误差，反倒是频谱泄露现象明显，但你是加了窗的，换不同的 ...

我这里做的就是fin=fs*m/n，已经做了相干采样了，也加窗了，在cadence里面的测试，不同窗函数对应的singal bin是怎么选取的呢，有时候感觉影响挺大的。

湖南诺伊斯 · 发表于 2023-7-18 17:31:25

请问这是那篇参考文献呀

账号		自动登录	找回密码
密码			注册

[求助] 采样开关性能测试