设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VCS仿真systemverilog的参数
1 ...262728293031323334
返回列表 发新帖
楼主: navie

[原创] VCS仿真systemverilog的参数

[复制链接]
PETERZHAO2010
发表于 2011-10-9 08:44:19 | 显示全部楼层
ddddddddddddd
回复 支持 反对

举报

ivyzhang
发表于 2012-5-21 11:03:17 | 显示全部楼层
刚接触VCS，头疼啊。，。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

zzc66
发表于 2012-8-31 10:00:39 | 显示全部楼层
谢楼主，正在学习vcs和systemverilog，比较头疼，这个问题也纠结好久了，这样果然就好了，谢谢谢谢非常感谢！！
不过好像可以不加“+sysvcs”这部分哦
回复 支持 反对

举报

yaolijun5006
发表于 2012-10-26 01:07:27 | 显示全部楼层
thank you for sharing
回复 支持 反对

举报

wo1165
发表于 2014-12-12 21:31:41 | 显示全部楼层
正在学习中
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1033179387
发表于 2015-4-10 19:14:54 | 显示全部楼层
看过！！！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1 ...262728293031323334
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-21 18:45 , Processed in 0.026605 second(s), 16 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表