在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1957|回复: 4

[求助] CDAC阵列

[复制链接]
发表于 2021-9-19 18:26:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
ADC初学者,最近在看SARADC的论文。有一个地方不太懂,为什么下级版采样且选择比较器双端输入的时候,比较的第一步是VIP与VIN的大小,不应该是比较VIP-VIN与0.5Vref的大小吗。毕竟真正的输入电压是VIP-VIN。
image.png
 楼主| 发表于 2021-9-19 18:28:37 | 显示全部楼层
以及双端电容阵列与单端电容阵列有什么区别,一般电路设计的时候用的是单端还是双端的结构
发表于 2021-9-20 02:31:42 | 显示全部楼层
全差分真正的比较门限是0。
推荐你看这篇ti的扫盲教程。
发表于 2021-9-20 16:20:42 | 显示全部楼层
VIP的范围是0~VREF
VIP-VIN的范围是-VREF~+VREF
 楼主| 发表于 2021-9-21 10:55:45 | 显示全部楼层


quantus 发表于 2021-9-20 02:31
全差分真正的比较门限是0。
推荐你看这篇ti的扫盲教程。


感谢

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-26 19:47 , Processed in 0.018343 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表