SAR ADC输出频谱测试

SEU_Bear · 发表于 2021-9-14 09:50:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

为了验证除自举开关造成的非理想因素，将自举开关换成理想开关。在ADC输出接理想DAC，对理想DAC的输出频谱进行FFT。发现只有6.6bit，预定设计为8bit。计算几个DAC输出码发现都是正确的。
而且观察这个输出频谱，噪底为什么是波浪状？输入信号满足相干采样。理想DAC输出比原信号延时一个是时钟周期。
在采样开关理想的情况下，是比较器造成的影响吗？测试是在27，TT下进行的，CDAC阵列电容也为理想电容。

q8097 · 发表于 2021-9-14 10:39:04

是不是比较器的影响可以看输出波形，看在比较器的两个输入端相差很小时是否仍能正确比较，如果不是这个问题可以看一下电容阵列是否满足二进制，还有可能是比较器输入端的寄生电容影响的

spartan313 · 发表于 2021-9-14 11:06:16

直接用 Measurements-->spctrum 看看加窗以后（比如hanning之类的）

SEU_Bear · 发表于 2021-9-14 15:28:54

确实加窗之后，变成了7.8bit，想问下输入已经满足想干采样了，为什么输出频谱还需要加窗

[讨论] SAR ADC输出频谱测试

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2