在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1138|回复: 2

[求助] lvs提取的原理图网表有问题

[复制链接]
发表于 2021-9-13 11:38:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
layout L做的版图,在LVS的时候加载的原理图网表出现接线错位的情况,但是去看CDL导出的网表文本文件检查又是对的,这是什么情况呀?就就像图里面的net099实际在Q4[2]的地方,LVS提取后却在Q4[0].
image.png
发表于 2021-9-13 13:57:52 | 显示全部楼层
做过v2lvs吗?
 楼主| 发表于 2021-9-13 14:16:06 | 显示全部楼层


没有,还是个小白,请问这是什么操作呀?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-29 00:42 , Processed in 0.017884 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表