在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4648|回复: 9

[求助] 【求助】关于带隙基准环路增益及相位裕度的问题

[复制链接]
发表于 2021-9-7 13:54:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教各位大佬们几个问题。
1.带隙基准中运放的增益和stb仿真的环路增益需要关注哪一个呢?对于同时存在正反馈和负反馈的带隙中,stb的环路增益仿真能说明什么呢?
2.stb的后仿真中从运放输出端断开环路后,部分工艺角的相位曲线变成了从0开始上升,然后在一定频率后与从180度开始下降的相位曲线的变化趋势合并,请问这个是什么原因呢?
 楼主| 发表于 2021-9-7 14:36:55 | 显示全部楼层
还请大佬们答疑解惑啊,感激不尽!
 楼主| 发表于 2021-9-8 09:22:36 | 显示全部楼层
有前辈解答一下吗~
 楼主| 发表于 2021-9-8 22:31:50 | 显示全部楼层
没有人解答吗...
发表于 2023-3-29 14:35:19 | 显示全部楼层
对于部分工艺角的相位曲线变成了从0开始上升的问题,可以从版图上入手去解决。通过提参定位出影响相频曲线起点发生变化位置,在做进一步优化,有时候pin放置位置也会有影响。
发表于 2023-3-29 14:41:38 | 显示全部楼层
第一个问题不清楚,似乎运放都是高增益低带宽。第二个问题我也遇到了,有寄生电阻的话就会出现,不知道为什么。
发表于 2023-8-22 10:37:01 | 显示全部楼层


m8510a 发表于 2023-3-29 14:41
第一个问题不清楚,似乎运放都是高增益低带宽。第二个问题我也遇到了,有寄生电阻的话就会出现,不知道为什 ...



您好,请问第二个问题解决了吗?

发表于 2023-8-22 10:44:42 | 显示全部楼层
你可以试试在运放的输入端加一个大电容。
发表于 2024-9-25 10:28:43 | 显示全部楼层
您好,请问后来您解决了嘛?
发表于 2024-9-25 10:43:29 | 显示全部楼层
STB仿真用的IPROBE器件吗?像带隙这种有正反馈和负反馈的需要用DIFFSTBPROBE来仿真。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 11:33 , Processed in 0.021829 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表