BSIM4用hspice仿真

dexterous

BSIM4的model有些是verilog A文件，有些是用C写的，如何在Hspice仿真中使用呢？
提前谢谢路过的朋友~！

david_reg

如果是verilog-a的，可以用 .hdl 'veriloga file' 包含进去仿真；

dexterous

david_reg 发表于 2021-9-8 08:31
如果是verilog-a的，可以用 .hdl 'veriloga file' 包含进去仿真；

谢谢大佬回复！
可是bsimbulk.va这个文件里面好像没有pmos和nmos？比如我写inverter：
**bsim**
.hdl 'bsimbulk.va'
.OPTIONS LIST NODE POST
.TRAN 100p 1n
.PRINT TRAN V(in)
.GLOBAL VDD
VDD VDD 0 1.2
.temp 25
**INVERTER CIRCUIT **
*
X1 out IN1  VDD   VDD bsimbulk type=1
X2 out IN1  0     0   bsimbulk type=-1
*
Vx IN1 0 PULSE(0 0.8  100p 1p 1p 3n 6n)

.end
运行后提示failed to read Verilog-A file...
是不是需要支持Verilog-A的license ？
搜索了下论坛还没有找到答案啊啊...

spartan313

先用cadence ， simulator 选成hspice, 先产生网表，没有问题了 再用hspice 在terminal 操作

dexterous

geo24 发表于 2021-9-9 11:28
先用cadence ， simulator 选成hspice, 先产生网表，没有问题了 再用hspice 在terminal 操作 ...

我这没有cadence，而且http://bsim.berkeley.edu/ 这个网站给出的modelcard应该是可以直接用在spice仿真吧 ...

dexterous

geo24 发表于 2021-9-9 11:28
先用cadence ， simulator 选成hspice, 先产生网表，没有问题了 再用hspice 在terminal 操作 ...

我没有Cadence，而且这个网站上http://bsim.berkeley.edu/models/bsimbulk/给出的应该是可以直接用hspice仿真吧？

david_reg

dexterous 发表于 2021-9-9 00:59
谢谢大佬回复！
可是bsimbulk.va这个文件里面好像没有pmos和nmos？比如我写inverter：
**bsim**

我记得hspice不需要特别的veriloga license，仿真器本身支持va.
从仿真输出看，需要检查以下bsimbulk.va是否与输入文件在同一个路径下， 如果不在，可以试试在.hdl语句中加入va文件的完整路径。