SAR ADC 增益误差

LDDD1997 · 发表于 2021-9-5 11:37:15

您需要登录才可以下载或查看，没有账号？注册

×

请教大家一个问题，对于SAR ADC，当考虑电容阵列上极板寄生电容时，对10位DAC时序进行建模，为什么每隔十个台阶会出现台阶高出一点的情况
还有一个就是，在建模时，比较器噪声应该加多大合适

demonhunter · 发表于 2021-9-6 09:23:45

能看一下你的电容阵列吗？

LDDD1997 · 发表于 2021-9-8 17:00:57

demonhunter 发表于 2021-9-6 09:23
能看一下你的电容阵列吗？

不好意思，这个我不方便发，就是类似于单调的那种

2013102063 · 发表于 2021-9-8 20:01:57

这个怎么会是gain error呢这个很明显是非线性啊

moqqcn · 发表于 2021-9-8 21:40:05

学到了

账号		自动登录	找回密码
密码			注册

[讨论] SAR ADC 增益误差