同名电源线自动打孔

wanchengchen · 发表于 2021-9-3 11:33:41

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教一下论坛内大牛，有没有同名电源线自动打孔的skill或者其他脚本。
主要是在顶层部完电源线后，要一个个和底层电源线一个个找到并且打孔太麻烦。有没有可能先给定一个label，然后把同名线打孔。
谢谢。

Inwhite · 发表于 2021-9-3 13:25:26

mark.同求

Cute_Q · 发表于 2021-9-3 15:30:26

等个大佬来解答...

489315174 · 发表于 2021-9-7 09:08:03

本帖最后由 489315174 于 2021-9-7 09:09 编辑

lvs pass 后可以用calibre 辅助检查下是否有漏打孔
missvia {@miss via
(M1 AND M2 CONNECTED) NOT INTERACT V1
}当然如果确认都可以打孔,也可以calibre 吐出了个加了需要加via的gds ,merge 进去.

wanchengchen · 发表于 2021-9-9 15:50:53

489315174 发表于 2021-9-7 09:08
lvs pass 后可以用calibre 辅助检查下是否有漏打孔
missvia {@miss via
(M1 AND M2 CONNECTED) NOT INTER ...

感谢你的回复，请问是将missvia这句话写成一个单独的文件，像脚本插入dunmmy那样跑一下，还是加入lvs rule中。

danglizhinian · 发表于 2021-9-9 16:00:24

gooooooooooood

489315174 · 发表于 2021-9-9 17:30:57

wanchengchen 发表于 2021-9-9 15:50
感谢你的回复，请问是将missvia这句话写成一个单独的文件，像脚本插入dunmmy那样跑一下，还是加入lvs ru ...

加到drc rule 里

wanchengchen · 发表于 2021-9-10 11:38:33

489315174 发表于 2021-9-9 17:30
加到drc rule 里

感谢你的回复，加入missvia后，drc可以显示出未打孔的地方，但是吐出gds不知道怎么操作。
我在drc的output中将drc results database中的file改为V1.gds format改为GDSII，吐出来的也不是V1孔。

489315174 · 发表于 2021-9-10 13:28:37

wanchengchen 发表于 2021-9-10 11:38
感谢你的回复，加入missvia后，drc可以显示出未打孔的地方，但是吐出gds不知道怎么操作。
我在drc的outpu ...

这个要额外写的得到需要打孔的区域,像加dummy f一样生成对应via的图层.
可以参考加dummy 的rule deck

盼盼2014 · 发表于 2021-9-10 13:30:10

非常好，提供了一种新的思路
以前只想着漏了可以报出来，没想到再补上
感谢，学习了

[求助] 同名电源线自动打孔

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1