关于综合时保持mbist相关逻辑的问题

goaheadxxt

各位大佬：

我们用的IP的rtl在下面的model中有部分mbist逻辑，但是在top层是直接将0传到了下面的model的这些mbist逻辑的input中。
这导致在综合的时候，下面model的mbist逻辑全部被优化掉了。（因为输入都是确定的0）
如果直接把这些model的mbist input拉到顶层作为顶层的的input，那么这些逻辑将得以保留，但是这要修改rtl。

有没有在不改变top层rtl的情况下，在design compiler中设置命令，让工具不对这些逻辑进行优化？

谢谢大家！

goaheadxxt

比如说，告诉工具，虽然我这个input是接0了，但是请不要把这个逻辑传递下去，这样就不会优化了。有类似这种的命令吗

zsftm

蹲一个大佬

ic_expert

优化掉还不好吗？反正多余的。

goaheadxxt

ic_expert 发表于 2021-8-31 10:16
优化掉还不好吗？反正多余的。

不是多余的，后面这些子模块的pin和它们驱动的会在mbist的流程中用到，本来在mbist的流程中只需要稍加设置，工具就会自动去添加mbist的相关逻辑，并连上这些pin。
但是这些pin后面的逻辑现在被优化掉了，与我在mbist的流程中设置的不符。

chenjing0530

你的mbist的逻辑是需要综合的吗？如果不需要综合就直接设这个模块dont_touch,如果需要就对这些端口设don't touch。

guiqix

你的MBIST是在网表上插的？ 如果是的话，RTL接到塞入的逻辑就需要keep住，可以先独立综合你的小IP，再和design一起综合