设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › CDL和LVS的问题求组
12
返回列表 发新帖
楼主: Inwhite

[求助] CDL和LVS的问题求组

[复制链接]
DemoYe
发表于 2021-8-10 10:31:44 | 显示全部楼层
先搭个电路，把连接关系搞清楚，再弄cdl。
回复 支持 反对

使用道具 举报

Inwhite
 楼主| 发表于 2021-8-11 09:58:40 | 显示全部楼层
问题已经解决了。方法是将手动写一个包含两个部分的.subckt...... .ends文件然后根据他们之间的连接关系将各个调用的子模块的PIN name一一对应。这样就可以了。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-4 15:54 , Processed in 0.011540 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表