设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › Digital VLSI Chip Design with Cadence and Synopsys C ...
1234下一页
返回列表 发新帖
楼主: kiangkiang

Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

[复制链接]
se3526
发表于 2022-2-11 01:41:41 | 显示全部楼层
積極自我盡心力 增強國家競爭力
回复 支持 反对

举报

kyamane1234
发表于 2022-2-28 13:04:20 | 显示全部楼层
謝謝.....
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

cdting
发表于 2022-2-28 23:10:20 | 显示全部楼层
Thanks!!!
回复 支持 反对

举报

sipdcc
发表于 2022-5-26 21:31:15 | 显示全部楼层
Thank you very much.
回复 支持 反对

举报

ni2121
发表于 2022-8-17 00:14:26 | 显示全部楼层
kanakn
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jingxin_xd
发表于 2022-8-20 12:03:42 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

ls871125
发表于 2022-9-30 14:33:51 | 显示全部楼层
高级货，好东西，谢谢啦
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

Ralphjh
发表于 2022-9-30 15:43:02 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

tracy6969
发表于 2023-6-28 07:20:33 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

zhsh94
发表于 2023-6-28 07:27:57 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

下一页 »
1234下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 02:35 , Processed in 0.023587 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表