设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › Digital VLSI Chip Design with Cadence and Synopsys C ...

123 4 / 4 页下一页

发新帖

楼主: kiangkiang

Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

发表于 2021-8-11 10:10:41 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-9-14 16:51:07 | 显示全部楼层

Thanks!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-10-12 11:46:07 | 显示全部楼层

thanks for sharing..........

回复支持反对

发表于 2021-10-12 13:37:51 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-10-15 03:25:51 | 显示全部楼层

Thanks for the sharing!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-1-17 10:34:55 | 显示全部楼层

非常好的资格，感谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-1-21 17:35:41 | 显示全部楼层

Thanks !!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-1-21 17:44:12 | 显示全部楼层

看看是什么~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-1-21 23:25:14 | 显示全部楼层

Thanks!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-1-22 10:41:30 | 显示全部楼层

谢谢分享

回复支持反对

123 4 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 02:34 , Processed in 0.023491 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表