在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 1815|回复: 2

[求助] MIM问题求助

[复制链接]
发表于 2021-8-4 10:47:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
1、做层次化时,顶层里调用了两次ram模块,分别为ram1、ram2。于是对ram1、ram2用mim,在顶层电源规划时,power strap在ram1、ram2离边缘的起点不同,在commit之前,将ram1设为master。commit之后切出的ram是ram1的电源网络,当做完回调时,ram1的power strap能于顶层对上,但ram2的power strap于顶层对不上,不知道是不是有什么命令没设置,还是打电源条时就要考虑,使两个ram里电源条规划完全一致。2、在commit之前使用optimize_fp_timing发现ram2里插入了buf和inv。于是ram1和ram2里cell出现不一致,影响后续吗,请大佬解答。
下面是总的规划图、ram2回调到顶层后内部电源条与顶层电源条错位,ram1与顶层连接正常。
总.png ram2.png ram1.png



 楼主| 发表于 2021-8-4 16:13:48 | 显示全部楼层
ding  xia
回复 支持 反对

使用道具 举报

 楼主| 发表于 2021-8-4 20:40:30 | 显示全部楼层
自己来回答一下吧,1、把顶层的电源条删掉,然后对照ram1的坐标又打了一遍M6的power strap,与ram1内部M6相接,open问题解决了。另外老师今天说可以把macro的电源条转变成pin,然后preroute instances与顶层core ring连接。
回复 支持 1 反对 0

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-16 03:33 , Processed in 0.014015 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表