Mentor mbist 1r1w ram同时读写同一个地址

YouHKH

我们现在用的huali 工艺,在MBIST pattern sim的时候，发现其中有一个1r1w SRAM，出现了同时读写同一addr的情况，根据datasheet看，这种情况是不允许存在的，仿真log来看，在check CLKA、CLKB之间的removal、recovery timing的时候，也打印了相关的Error信息。
从波形来看，在同时读写同一地址的时候，Q 也会输出X值。
但是从SIM结果来看，是Pass的。
# lvlib中，该SRAM的算法是：smarchchkbvcd
#我把算法改成smarchchkbcil也同样出现读写同一地址的情况。
想问一下：
1，上面出现读写同一地址，Q输出X，但是SIM是pass的。这种情况，可以说明该SRAM的MBIST是OK的吗？
2，如果1是OK的，那CLKA，CLKB之间的timing check该如何处理？
3，有没有什么方法，可以生成不同时读写同一地址的pattern？

非常感谢！！

A1985

仿真比对有问题--》手册说明为主

John_Zhang

1.个人觉得 mbist功能的问题不大，同时读写的可能性不大，double check下。2.CLKA CLKB 本身就是按照异步clock设计的，之间的cross check 工具不会做。其实 recovery，removal是RESET的timing check，不知道这个为什么会报在memory上。  3.没有办法改变已有算法的操作，除非你自己写algo

YouHKH

在lvlib里面，把shadowread、shadowwrite设成ON，就不会出现同时读写了。

guiqix

楼主解决了吗

YouHKH

guiqix 发表于 2021-9-20 14:21
楼主解决了吗

上面已经回复了。没有问题。

lulanlanily

YouHKH 发表于 2021-8-16 23:03
在lvlib里面，把shadowread、shadowwrite设成ON，就不会出现同时读写了。

你好，请教一下，这个ShadowRead ，ShadowWrite和ShadowWriteOK这个是什么意思啊，起的什么作用呢？刚接触，不太理解。