在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3107|回复: 4

[求助] NT_N 电阻和PSUB电阻分别多大

[复制链接]
发表于 2021-7-28 21:06:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
tsmc NT_N层的区域可以当成是没有任何注入的硅,是高阻区域,可以用来隔离高频噪声。请问高阻具体多高?普通cmos工艺的大衬底psub电阻呢?
发表于 2021-7-29 08:09:15 | 显示全部楼层
纠正一个概念,NT_N也就是NATIVE区域,不是没有任何注入的硅,他其实就是PSUB。

NT_N只是不注入PWELL,就等于是PSUB。如果不画上NT_N这层,在后续做MASK的逻辑运算步骤,没有画NWELL的地方,缺省都会做PWELL注入。
具体阻值,每一代工艺都有差,因为STI深度的不同,和注入条件的差异。
 楼主| 发表于 2021-7-29 09:43:42 | 显示全部楼层


andyfan 发表于 2021-7-29 08:09
纠正一个概念,NT_N也就是NATIVE区域,不是没有任何注入的硅,他其实就是PSUB。

NT_N只是不注入PWELL,就 ...


之前的认知确实是pwell block层,高阻区域,后来看别人说是没有任何注入的硅,我就这样理解了,感谢纠正
之前有听说过,PSUB的电阻大概是零点几Ω,NT_N大概是10几Ω,这个量级是对的吗?
另外请教一下,NT_N的隔离程度是不是比guardring好,也比DNW好?
发表于 2021-7-29 21:01:12 | 显示全部楼层


小云子 发表于 2021-7-29 09:43
之前的认知确实是pwell block层,高阻区域,后来看别人说是没有任何注入的硅,我就这样理解了,感谢纠正
...


应该是DNW最好,NT_T只是更提高,比如中间隔离的区域,但并不会比提供一个低通导电的通路或者完全的隔离的隔离效果更好。

一般来说,FAB会提供一个ISOLATION REPORT的文档,我贴的是U的28的截图,你可以找T要,或者咨询T的AE,应该有类似的。这个做射频的比较关心,不是我的方向。所以我还真没去关心T放在哪个文档里面了,U是偶然看到的。

ISOLATION.png
 楼主| 发表于 2021-7-30 16:38:37 | 显示全部楼层
确认图中Reference(WO)对应的就是NT_N吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:35 , Processed in 0.017617 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表