NT_N 电阻和PSUB电阻分别多大

小云子

tsmc NT_N层的区域可以当成是没有任何注入的硅，是高阻区域，可以用来隔离高频噪声。请问高阻具体多高？普通cmos工艺的大衬底psub电阻呢？

andyfan

纠正一个概念，NT_N也就是NATIVE区域，不是没有任何注入的硅，他其实就是PSUB。

NT_N只是不注入PWELL，就等于是PSUB。如果不画上NT_N这层，在后续做MASK的逻辑运算步骤，没有画NWELL的地方，缺省都会做PWELL注入。
具体阻值，每一代工艺都有差，因为STI深度的不同，和注入条件的差异。

小云子

   

andyfan 发表于 2021-7-29 08:09
纠正一个概念，NT_N也就是NATIVE区域，不是没有任何注入的硅，他其实就是PSUB。

NT_N只是不注入PWELL，就 ...

之前的认知确实是pwell block层，高阻区域，后来看别人说是没有任何注入的硅，我就这样理解了，感谢纠正
之前有听说过，PSUB的电阻大概是零点几Ω，NT_N大概是10几Ω，这个量级是对的吗？
另外请教一下，NT_N的隔离程度是不是比guardring好，也比DNW好？

andyfan

   

小云子 发表于 2021-7-29 09:43
之前的认知确实是pwell block层，高阻区域，后来看别人说是没有任何注入的硅，我就这样理解了，感谢纠正
...

应该是DNW最好，NT_T只是更提高，比如中间隔离的区域，但并不会比提供一个低通导电的通路或者完全的隔离的隔离效果更好。

一般来说，FAB会提供一个ISOLATION REPORT的文档，我贴的是U的28的截图，你可以找T要，或者咨询T的AE，应该有类似的。这个做射频的比较关心，不是我的方向。所以我还真没去关心T放在哪个文档里面了，U是偶然看到的。

小云子

确认图中Reference（WO）对应的就是NT_N吗？

RFcircuits

   

andyfan 发表于 2021-7-29 21:01
应该是DNW最好，NT_T只是更提高，比如中间隔离的区域，但并不会比提供一个低通导电的通路或者完全的隔离 ...

同问 图片中的WO指的是？ 而且图中有四根曲线，而图例只有三个。