在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2188|回复: 8

[原创] sigma-delta ADC 的模型问题

[复制链接]
发表于 2021-7-15 11:08:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 new_bird 于 2021-10-13 09:22 编辑

已删
发表于 2021-7-15 20:20:09 | 显示全部楼层
kankan
发表于 2021-7-16 11:34:40 | 显示全部楼层
本帖最后由 wandola 于 2021-7-16 11:35 编辑

电路是自己搭的么?

如果输出是高频的数字流,你直接做fft误差会很大

仿真精度,fft的点数都有影响。

cadence的fft, 跟matlab的fft还不大一样。

 楼主| 发表于 2021-7-16 15:56:19 | 显示全部楼层


wandola 发表于 2021-7-16 11:34
电路是自己搭的么?

如果输出是高频的数字流,你直接做fft误差会很大


自己搭的电路现在没有头绪 我去重新看论文和资料去
发表于 2021-10-3 15:11:19 | 显示全部楼层
直接对高频数据流做FFT是没问题的,建议把模拟推出来的波形理想化后再FFT,比方高电平3.3V不是真正的3.3V,点数建议使用16384,可以获得较低噪底便于观察谐波。cadence FFT和MATLAB FFT虽有差别这里还体现不出来,你的波形4096个点噪底就这么高,显然noiseshaping功能有问题,建议看看timing是否有问题,尤其前馈求和处,先保证function正常再debug性能
发表于 2021-10-5 15:03:17 | 显示全部楼层
3nd, 1bit 么,是纯feedback结构么,(对不起那个模型画的太恶心了,不知道他为什么不舍得画大点),小弟也是初学者,在搭multi bit的CIFF也是一堆问题,有机会一起讨论啊
 楼主| 发表于 2021-10-5 15:34:52 | 显示全部楼层


喜马拉雅 发表于 2021-10-5 15:03
3nd, 1bit 么,是纯feedback结构么,(对不起那个模型画的太恶心了,不知道他为什么不舍得画大点),小弟也 ...


可以一起交流啊  我也想做多位量化的
发表于 2021-10-6 01:01:01 | 显示全部楼层


new_bird 发表于 2021-10-5 15:34
可以一起交流啊  我也想做多位量化的


我毕业设计是多位的,结果做完了发现最近学院派好像1和1.5比较流行。。可能只是因为以前很少吧。。。现在多了一些
发表于 2021-10-6 17:27:34 | 显示全部楼层


new_bird 发表于 2021-10-5 15:34
可以一起交流啊  我也想做多位量化的


这样么兄弟,可以加个vx讨论下,我这一直理想电路bug解决不了,感觉换管子就更爆炸了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 19:15 , Processed in 0.026029 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表