在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2426|回复: 4

[求助] 自己定制金属电容能否做成带原理图的Pcell

[复制链接]
发表于 2021-7-14 16:29:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求教:自己定制金属电容能否做成带原理图的Pcell,在电路仿真中挺需要这个的,请问各位有没有做过?
发表于 2021-7-15 15:41:19 | 显示全部楼层
MOM?
提PEX就有,其实没什么必要做个DK出来。
如果加pcell,可能没设置好还会提两遍 ~

如果非要做DK,那基本需要如下操作:
1、layout:固定尺寸或者可变尺寸的pcell。
2、cdf:symbol、仿真器模型名、端口、参数定义等。
3、Model:如果与foundry发布器件不一致,还需要进行Model定义,否则没办法仿真。有实测数据吗?如果有需要做下Model fitting。
4、LVS/pex rule: 定义seed layer、device name 需要与cdf一致。需要从layer define开始,起码需要加一层器件定义层。

其它好像就没什么了。
不过由于都是自己做,验证尽量做充分点。
 楼主| 发表于 2021-7-17 15:54:03 | 显示全部楼层


kopzinc 发表于 2021-7-15 15:41
MOM?
提PEX就有,其实没什么必要做个DK出来。
如果加pcell,可能没设置好还会提两遍 ~


谢谢。我试着做一下,有问题再请教您
发表于 2021-9-10 19:01:30 | 显示全部楼层
thanks
发表于 2021-11-15 16:13:40 | 显示全部楼层
参考一下~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 03:00 , Processed in 0.015951 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表