SAR ADC的采样信号是怎么产生的呢

zyinghn · 发表于 2021-7-12 11:03:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在做一个1M/s的SAR ADC，现在的采样时钟是从外部加的理想方波，如图，请问一下可以怎么内部产生这个信号呢，还是说ADC的采样信号一般是外部加的呢？

spartan313 · 发表于 2021-7-12 14:03:08

本帖最后由 geo24 于 2021-7-13 15:07 编辑

外部的话，比较容易做到，按照需要的采样周期灌入即可；
cc liu 那篇应该是外部产生的

zyinghn · 发表于 2021-7-12 14:50:16

geo24 发表于 2021-7-12 14:03
内部sar logic 产生

内部logic可可以怎么产生呢，求指点

老尤皮 · 发表于 2021-7-12 19:06:57

一般外加

quantus · 发表于 2021-7-12 20:16:51

1. 内部产生: 见A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure图9. 内部产生采样信号的好处是, 可以调节采样周期数. 一般用在mcu的sar都会要求采样周期数可变, 比如4, 8, 16, 32. 这种情况下, 采样信号的周期数通过的图九的方式很容易地得到
2. 片外产生: 超高速的sar会采用片尾产生的方式, 具体的例子我忘记了, 也许我记错了

zyinghn · 发表于 2021-7-13 09:44:33

quantus 发表于 2021-7-12 20:16
1. 内部产生: 见A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure图9. 内部产生 ...

感谢你的回答，这篇文章的图九不知道是不是我理解有误，他可以产生比较器的时钟，clk1-10，但是clks这个信号没有说明是怎么产生的，大佬能再指点一下吗，谢谢你了

quantus · 发表于 2021-7-13 14:48:30

zyinghn 发表于 2021-7-13 09:44
感谢你的回答，这篇文章的图九不知道是不是我理解有误，他可以产生比较器的时钟，clk1-10，但是clks这个 ...

zyinghn · 发表于 2021-7-13 16:50:47

quantus 发表于 2021-7-13 14:48

哦哦，原来是这样，多谢指教，能告知是哪篇文章的图吗，还有些疑问，就是那个clk_in方波信号一般是接片外产生还是内部自己产生呢

quantus · 发表于 2021-7-13 17:25:35

zyinghn 发表于 2021-7-13 16:50
哦哦，原来是这样，多谢指教，能告知是哪篇文章的图吗，还有些疑问，就是那个clk_in方波信号一般是接片外 ...

同一个作者的博士论文. 方波肯定是adc片外给的嘛. 高速的时候都是给正弦波, 因为方波灌不进去, 而且精度也不够.

zyinghn · 发表于 2021-7-13 18:35:13

quantus 发表于 2021-7-13 17:25
同一个作者的博士论文. 方波肯定是adc片外给的嘛. 高速的时候都是给正弦波, 因为方波灌不进去, 而且精度 ...

多谢指教！

[求助] SAR ADC的采样信号是怎么产生的呢

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2