CLASS AB运放输出级结构咨询

YZX408

floating电压源

jcxwzy

YZX408 发表于 2021-7-10 23:34
floating电压源

好的，多谢，在查阅相关的资料；

moqqcn

学到了

jcxwzy

moqqcn 发表于 2021-7-12 11:18
学到了

是哈

caoyujieIC

class AB是怎么工作的，为什么可以用较小静态电流来实现较大的动态电流？
class AB的静态电流是如何设定的，以你的translinear为例，你的浮动电压源的偏置如何影响到输出级的静态电流的？
浮动电压源的pmos和nmos的电流如何设定，他们的bulk以及他们的偏置电路的bulk如何接？

jcxwzy

caoyujieIC 发表于 2021-7-13 11:32
class AB是怎么工作的，为什么可以用较小静态电流来实现较大的动态电流？
class AB的静态电流是如何设定的 ...

这个跨导线性环的原理在sansen的chapter 12中有介绍；

在开环状态，Vcm全范围，保证PMOS/NMOS在饱和区；

gmp尽量》=10*gmn，可以保证较大的Rout；

Vbulk看情况，Vth足够的情况下可以直接接AVDD或AVSS；

caoyujieIC

jcxwzy 发表于 2021-7-13 13:26
这个跨导线性环的原理在sansen的chapter 12中有介绍；

在开环状态，Vcm全范围，保证PMOS/NMOS在饱和区； ...

第一个，其实是想问你class AB的工作原理，显然你不明白class AB的工作原理，也不清楚为什么要用class AB。
第二个，如果这个问题想清楚了， 基本上就会知道class AB control这部分的管子尺寸该怎么确定了。
第三个，这个关系到浮动电压源和他的偏置电路的匹配，也就影响了浮动电压源的电流分配。
以上三个问题，你都没有回答到点上，所以理论部分还是要清楚再去调电路，否则是没有意义的。

jcxwzy

caoyujieIC 发表于 2021-7-13 14:41
第一个，其实是想问你class AB的工作原理，显然你不明白class AB的工作原理，也不清楚为什么要用class AB ...

1.我理解的Class AB相当于折叠式运放，在需要RTR输入指标时可以用其来实现；2.目前这个运放输入级没有做constant gm，流入浮动电压源的电流gmp*Vin与gmn*Vin不相匹配；估计调节PMOS/NMOS的电流比可以使其达到平衡；

如果达到平衡后是不是就意味着PMOS与NMOS的Vgs的变化量会相同？

kelpait

nm2012 发表于 2021-7-9 15:42
很经典的结构啊，跨导线性环，给输出rail-to-rail级的PMOS和NMOS同时提供偏置，这玩意必须闭环仿真，开环仿 ...

您指的是全差分的形式吗？不是很明白为什么开环仿真是一边到电一边到地？求大佬解答

SEU_Bear

caoyujieIC 发表于 2021-7-13 11:32
class AB是怎么工作的，为什么可以用较小静态电流来实现较大的动态电流？
class AB的静态电流是如何设定的 ...

最近在调class AB做unit gain buffer，相对于commom source，其source和sink电流都是动态的，不受限于静态bias。

1.为什么可以用静态电流实现较大的动态电流？
通过bias电路和floating current source实现，将输出P管和N管的DC电位各自设置，将其bias到较小静态电流。（同时保证偏置点不会将cascode管压入线性区）。
2.浮动电压源PMOS和NMOS电流怎么确定？
这个总电流取决于fold cascode主电流源的设定，分别流过两管的电流设置，使得P和N的GM接近，做到AC Short。
3.Floating current的bulk和bias电路bulk怎么接？
为了避免跨导随衬偏效应的影响，这里都应该是做成hot-well。
4.浮动电压源的偏置如何影响到输出级静态电流？
这个不清楚，还望楼主给予启示。
5.输出级静态电流如何确定？
主要从两方面，第一，做miller compensation保证环路稳定，确定输出管的gm。第二，考虑输出电流的source和sink能力，同时摆幅受限于floating current source的bias电压点，设计输出管尺寸。

同时这里仿真发现，尺寸设置不合理时，输出管对噪声的贡献特别大，这个原因还不清楚。

以上观点欢迎各位大佬补充改正。