在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3989|回复: 9

[求助] TSMC 0.18 高压器件工作特性

[复制链接]
发表于 2021-7-7 09:54:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
因为设计需要±10v输入电压,因此采用高压工艺器件,工艺手册中对于器件描述如下,非对称的高压NMOS,隔离的高压NMOS,非对称的高压PMOS,其中NBL用作隔离衬底。
image.png image.png image.png
因为非对称NMOS受衬底偏置效应影响,在VBS较大的情况下,阈值电压超过5v,因此考虑采用隔离的NMOS,阈值电压在1v左右变化,较为稳定。
但在cadence仿真中发现,隔离NMOS开关状态奇怪,如图所示,VIN为变量从-10到10v,nch_hvi代表隔离NMOS,nch_hvs代表对称NMOS。CONN=-15,CONP=15,工作逻辑为CONN为低电平,CONP为高电平,将中间电位放电至0.
image.png image.png image.png
image.png
发现在nch_hvi漏端为负电压,即源端电压高于漏端电压时,即使VGS为负值,nch_hvi同样能够导通,这该如何理解呢?
image.png
 楼主| 发表于 2021-7-8 16:59:43 | 显示全部楼层
自己顶一下,都没人浏览
发表于 2021-7-8 17:10:13 | 显示全部楼层
最后的图,电流从hvi管子的bulk到drain的二极管走了。除非用对称隔离管调整衬底电压,不然没有办法把管子关上
发表于 2021-7-8 17:38:47 | 显示全部楼层
处理负压要全隔离的管子,你用的这个不是
 楼主| 发表于 2021-7-8 18:54:42 | 显示全部楼层


maplefire 发表于 2021-7-8 17:38
处理负压要全隔离的管子,你用的这个不是


但是他在手册中的定义就是隔离管子呀
 楼主| 发表于 2021-7-8 19:13:34 | 显示全部楼层


neonato 发表于 2021-7-8 17:10
最后的图,电流从hvi管子的bulk到drain的二极管走了。除非用对称隔离管调整衬底电压,不然没有办法把管子关 ...


不是特别明白你的意思,指的是在NMOS传输负电压的时候,bulk和source的pn结导通了吗?此时MOS管并不算工作,流经他的电流其实pn结的电流。

image.png

image.png
发表于 2021-7-8 19:46:29 | 显示全部楼层


neonato 发表于 2021-7-8 17:10
最后的图,电流从hvi管子的bulk到drain的二极管走了。除非用对称隔离管调整衬底电压,不然没有办法把管子关 ...


同意
发表于 2021-7-9 16:38:45 | 显示全部楼层


vbstar 发表于 2021-7-8 19:13
不是特别明白你的意思,指的是在NMOS传输负电压的时候,bulk和source的pn结导通了吗?此时MOS管并不算工 ...


bulk和source是短接的,当source电压大于drain时,电流从bulk(P+)经过HVPW、HVNW的PN节,流到drain(N+)
 楼主| 发表于 2021-7-12 10:10:59 | 显示全部楼层


neonato 发表于 2021-7-9 16:38
bulk和source是短接的,当source电压大于drain时,电流从bulk(P+)经过HVPW、HVNW的PN节,流到drain(N+ ...


也就是在仿真过程中,如果source电位最低,这个现象就不会出现了把,谢谢
发表于 2025-2-20 19:56:27 | 显示全部楼层
能求一份手册吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 15:23 , Processed in 0.024818 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表