SMIC .18um的IO PAD上的ESD NMOS衬底接源极怎么才能分开？

tcx963258

摩卡咖啡 发表于 2021-7-2 16:30
前辈，是这样，我们是有加这种二极管进行不同GND隔离的。LVS能正常过的。
我们这款芯片有三个GND接到PAD ...

如果你的描述没有错误的话，个人认为你们现在做的这种思路是才是正确的。
据描述你们参考的芯片假设没用ISO分开，全局的sub 都是AGND ，其他两种GND 都是只接mos S ，那么 power mos sub 噪声  已经数字的sub 噪声都会通过AGND 的pin.
一般这种情况 为了避免sub 噪声影响其他器件，在连线上会做分组，虽然他们都是接AGND 但是通过分组（模拟电路  ,数字电路, pwer mos）后单独接到PAD这样可以有效的降低分组器件之间的影响。
按照你们现在这种做法其实是跟优的做法，但是你反馈出来只有十几Ω，建议你们查一下版图 是否有软连接按照diff  的阻值应该是这个值左右。另外如果不同分组的P+ 坐在同一个pwell 里面没有Nwell 进行分开（先理解为你们使用工艺Pwell  复用Nwell 负版进行制造）这时候应该有几百Ω，但如果这个pwell 里面的P+ 接不同地 但是挨的很近，且有很长的一段侧面积正对也会把两地的寄生阻抗变少。所以应该检查一下你们的版图，即使你们使用参考芯片的方案，如果还有存在前面提到的两种情况sub 噪声的影响一样没有解决。

另外想问一下，目前你们这种方案 是通过什么判断是有问题的，仅仅是两一下阻抗不一样，就把问题全归到方案上，有没有考虑过是方案的实现过程有 问题，或者是其他地方有问题呢？