在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1976|回复: 5

[求助] 死区产生电路分析

[复制链接]
发表于 2021-6-24 22:17:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
微信图片_20210624221643.png 微信图片_20210624221444.jpg
分析出来的输出信号是稳定不变的,这是什么原因
发表于 2021-6-24 22:23:13 | 显示全部楼层
这是一个产生non-overlap时钟的电路,简单分析可以当做一个SR latch。
发表于 2021-6-25 08:38:37 | 显示全部楼层
好像没什么问题。
发表于 2021-6-25 22:37:48 | 显示全部楼层
这就是产生两相非交叠时钟呀,你所说的稳定不变指什么呢?非交叠时间?把原理图中的延时电路做成可调节的就可以了
发表于 2021-6-26 12:59:50 | 显示全部楼层
这电路有问题啊,非交叠时钟电路应该是两个与非门或者两个或非门,这电路不是
发表于 2021-10-13 14:59:29 | 显示全部楼层
我推导的在IN_H=0,IN_L=1的情况下,OUT_H和OUT_L分别有两个解啊,在OUT_H为0时,OUT_L为1;在OUT_H为1时,OUT_L为0。这两种情况都可以吧。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 03:49 , Processed in 0.020335 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表