请教Split-ADC中的通道非线性差值FIR滤波器的使用

junda · 发表于 2021-6-19 22:03:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大佬，想请教一下设计Split-ADC中，很多论文是把一个通道做成插值滤波器，通过n阶的插值滤波器来求得desired sample，论文中的N个cycles周期我不理解是什么意思，是正弦输入的N个输入周期的定义吗？不知道插值滤波器怎么样用在这个结构中去，还有论文描述插值滤波器可以实现一个ADC转换通道的效果，也没有很明白是怎么实现的，求大佬指点谢谢

quantus · 发表于 2021-6-20 18:17:25

这篇以前没看过，刚看了一下，主要思想还是skip and fill，构思上没有特别大的突破，所以只能发个tcas -2。上个图方便说明原理。
这类校正的核心还是创造一个均值为0的参考信号，所以通道A会在每N个采样点里故意留1个不采样，假设这个采样点为ZB，ZB通过通道B进行处理。注意这里通道A/B之间仅有数字部分不同。通过共享模拟通道，就巧妙地规避两个通道之间的失配问题。数字域的处理操作如下：通道A可以通过N-1点的内插把故意丢掉的那个点ZB内插出来，内插的结果为ZA。而通道B的输出就是被模拟部分处理过的ZB。假设系统理想，那么ZA和ZB之间的差值应该很小，仅仅包含高次非线性项。对非理想系统， ZA和ZB之间的差会驱动校正模块去完成校正。
以上为个人看法，希望能帮到你，也欢迎讨论。

junda · 发表于 2021-6-20 20:27:28

quantus 发表于 2021-6-20 18:17
这篇以前没看过，刚看了一下，主要思想还是skip and fill，构思上没有特别大的突破，所以只能发个tcas ...

十分感谢您的讲解，豁然开朗明白这个系统的工作模式了，我还有两处疑问，1.如果插值来恢复丢失的点的话，丢失的时刻还不知道后边时刻的采样值，当知道后边采样值的时候系统已经过了丢失采样点的工作时刻了，那丢失的采样点输出是暂时用模拟channel B来直接代替总输出吗？

2.之前看过的skip fill 校正模式描述的是前台校正，现在有这类的论文又是称为后台校正，我刚刚从模拟电路方向转过来，还是不太理解，我个人的肤浅看法是前台校正的校正方法大部分可以通过后台校正来实现吗？
再次感谢您之前的讲解

quantus · 发表于 2021-6-20 20:41:58

1.时域丢点无所谓，只要频域信息不丢失就可以把丢的点插出来
2 后台的意思就是不知道输入信息的统计特性时也能完成校正，或者说摆脱对已知输入信号这个条件的限制。后台相比前台的差别就是如何构建同输入无关的校正信号。在自适应滤波器校正信号也叫训练序列的。

junda · 发表于 2021-6-20 22:16:29

quantus 发表于 2021-6-20 20:41
1.时域丢点无所谓，只要频域信息不丢失就可以把丢的点插出来
2 后台的意思就是不知道输入信息的统计特性时 ...

1.那可以理解为工程上不适用，但是学术上分析是可以的吗。后补的点在频域上看是完整的理想的，但在采样的时候丢点对实际的应用会不会有影响呢2.那比如说09年的这篇split-ADC 结构下的LMS算法属于是将误查值作为输入来迭代更新增益G，那就属于是同输入无关的校正信号，就属于是后台校正算法了。

quantus · 发表于 2021-6-21 16:10:15

1. 内插的意思是缺了某些点都无所谓, 因为这些点可以在满足误差要求的前提下算出来, 不存在缺点或者后补的问题.
2. 09年这篇就是后台校正, 现在前台早就很成熟了, 发的文章基本都是后台.

junda · 发表于 2021-6-21 17:15:08

quantus 发表于 2021-6-21 16:10
1. 内插的意思是缺了某些点都无所谓, 因为这些点可以在满足误差要求的前提下算出来, 不存在缺点或者后补的 ...

谢谢前辈，理解了，我想做一种可以通过FPGA来实现的后台校正算法，现在结构是确定了14bit的pipeline双通道时间交织ADC，我想用这种SPLIT-ADC结构，其中另一通道通过插值滤波器来实现，您觉得可行吗，或者有什么其他的好办法吗，感激不尽，我之前学的都是模拟电路方面的，FPGA完全不懂，Verilog现在正在学，期待您的指点

quantus · 发表于 2021-6-21 17:23:12

fpga可以做, 我们做asic之前, 数字原型都要fpga验证. 数字部分, 如果你matlab水平好, 基本matlab做出来的算法可以给fpga当golden用. 论文方面还是多看点新的, 最好是jssc的.

junda · 发表于 2021-6-21 17:36:49

quantus 发表于 2021-6-21 17:23
fpga可以做, 我们做asic之前, 数字原型都要fpga验证. 数字部分, 如果你matlab水平好, 基本matlab做出来的算 ...

好的收到，谢谢您的指点

一只IC虫 · 发表于 2023-9-14 14:28:18

quantus 发表于 2021-6-21 16:10
1. 内插的意思是缺了某些点都无所谓, 因为这些点可以在满足误差要求的前提下算出来, 不存在缺点或者后补的 ...

前辈，split adc带LMS校准SAR ADC在simulink怎么实现N次转换呢，LMS模块可以设置转换次数，但不知道怎么构建N次转换次数的矩阵

[讨论] 请教Split-ADC中的通道非线性差值FIR滤波器的使用

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。