在人工智能神经网络存算一体中的ADC设计

zyinghn · 发表于 2021-6-18 13:48:48

您需要登录才可以下载或查看，没有账号？注册

x

最近在看人工智能神经网络存算一体这些方面的ADC设计方向，貌似跟一般的ADC方向是一样的，都是希望朝着低功耗高精度和高速发展，在这几个或其他特殊的方向各位有什么见解呢

jmf · 发表于 2021-6-18 14:12:38

一般让系统兼容低精度，以使用低精度ADC。因为高精度ADC的代价（面积、功耗）太大了，存算一体的收益就很小了。设计上好像没什么区别。

quantus · 发表于 2021-6-18 22:43:31

除了精度和功耗以外, 主要难点在于做adc的不懂存算一体, 做存算一体的不懂adc, 存算一体里用的单独一个adc拿出来发不了好文章, 两者结合才有亮点. 但是这么做了做adc的又成了做嫁衣的. 所以如果做研究的话还是应该以存算一体为主.

ICerRan · 发表于 2023-12-3 10:22:17

quantus 发表于 2021-6-18 22:43
除了精度和功耗以外, 主要难点在于做adc的不懂存算一体, 做存算一体的不懂adc, 存算一体里用的单独一个adc ...

大佬，方便留个联系方式交流下吗？研1课题是存算一体，发现避免不了模拟电路。

piao · 发表于 2024-2-2 17:39:30

必不可少，不过肖不成熟

[讨论] 在人工智能神经网络存算一体中的ADC设计